跳到主要內容

臺灣博碩士論文加值系統

(216.73.216.168) 您好!臺灣時間:2025/09/05 22:27
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:李宗學
研究生(外文):Li Tzung-Shiue
論文名稱:高速乙太網路交換控制器之超大型基體電路研製
論文名稱(外文):Low Cost VLSI Implementation of a Fast Ethernet Switching Controller
指導教授:許 明 華
指導教授(外文):Ming-Hwa Shue
學位類別:碩士
校院名稱:國立雲林科技大學
系所名稱:電子與資訊工程技術研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:86
語文別:中文
論文頁數:90
中文關鍵詞:電腦網路VLSI單晶片乙太橋接器DRAM控制
外文關鍵詞:Ethernet Switching BridgeMedia Access ControlSwitching package ControlVLSI
相關次數:
  • 被引用被引用:0
  • 點閱點閱:182
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
近年來,在電腦選購時,網路通訊軟硬體已被視為基本配備。網路之相關產值亦將逐年提高。在各項網路產品中乙太交換式集線器可允許多部電腦或子網路(Subnet) 彼此傳遞訊息。在電腦網路系統架構是不可欠缺之基本設備,基於此構思下,在本論文中試圖研究設計一多功能之10M/100M 乙太交換式集線器系統,此系統可同時接受八個10/100Mbps Ports,用來整合現存之兩種不同傳輸速率的系統,本論文將在整個交換式集線器系統中,針對其核心部分的交換控制器(Switching controller)提出以shared bus的方式實現用Cut-Through及Store and Forward兩種不同的處理方式,完成訊框交換動作之硬體架構,所以本架構具有低硬體成本及快速交換資料的特性,另外在傳輸模式上則是同時支援了全雙工及半雙工兩種的傳輸方式而增加了硬體的實用性,在本架構中還提出一可自動學習及快速查表的理論,以此方式最多將可學習64K個不同的位址,最後本架構的模擬結果也確 實能達成以wire speed 資料傳輸的要求,成為一個具有高效能極高整合的晶片,最後本 架構在經由超大型積體電路的實現及模擬通過後,進一步整合設計其Layout。本晶片採 0.6μm製程而其工作頻率為25-50MHz本論文的研究成果除了能對網路開放系統連接模式之實體層的傳輸模式有進一步的認識外,也將有助於台灣電腦網路關鍵零組件開發技術的提昇。並且促進國內相關網路產品之完 全自製率。

Recently, more and more local area networks are widely installed in the enterprise and campus in order to intercommunicate the information anltimedia. Therefore the equipments such as network interface care, switching hub and switch bridge, are necessary to construct the whole network system. In this thesis, we attemptto design and implement a 10/100 Mbps Ethernet switching hub and management system based on CSMA/CD protocol, IEEE std 802.3. Our Ethernet hub which has eight 10/100Mbps ports will be used to integrate the both of 100BaseTx and 10BaseT systems. In our design, we use a shared-bus architecture to transmit the packet by either " cut-through " or "store-and-forward"switching mode such that it has a high performance and low cost key components.Besides, we support the half and full duplex transmission mode in our architecture, thetwo ways are the most widely used in today's LAN system. In this thesis, a novel algorithm in address recognition is presented. It has several advantages such as self- learning, edging and fast lookup function, etc. Our address table could achieve more storage to 64K MAC address. The shared-bus architecture has been implemented by semi-custom design approaches based on 0.6um CMOS technology, and the working frequency is 25-50M Hz. We hope the fruitful results of the thesis can promot the techical development for the computer network product in Taiwain.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top