臺灣博碩士論文加值系統

本論文係利用個人電腦、FPGA與AT89C51單晶片
，設計一個週邊電路實驗環境，藉由控制 CODEC將立
體聲音訊號收集進來，以小波轉換做訊號轉換處理，
之後的資料先暫存於SRAM中，等待電腦主機以EPP模式
傳輸至個人電腦進行儲存，構成一完整之以小波轉換
做聲音訊號處理的實驗環境。
硬體設計程式化近年已蔚為主流，在本論文中，
我們將採用VHDL硬體描述語言來設計CODEC控制器，
EPP、SRAM之介面電路，及離散小波轉換實現。

In this thesis, we design the peripheral circuit of
Wavelet-Based audio process system, with the personal computer, FPGA (Field Programmable Gate Array), and microcontroller AT89C51. We sample stereo audio signals
, by CODEC , and send the signals to the part of DWT
(Discrete Wavelet Transform). Then, we save the transformed data to SRAM buffers, and wait for the host to read data. Finally, we save data in Hard-disk, that can be read and
write as we wish.
Hardware description language is the new trend in IC design. In this thesis, we use VHDL ( Very High Speed ICs Hardware Description Language ) to design the controller
of CODEC、SRAM and EPP transmission mode.

目 錄
中文摘要 i
英文摘要(Abstract) ii
誌謝 iii
目錄 iv
圖目錄 vii
表目錄 ix
第一章、緒論…………………………………………………………………1
1.1背景及動機……………………………………………………………1
1.2章節安排………………………………………………………………2
第二章、系統硬體架構………………………………………………………3
2.1系統說明 ……………………………………………………………3
2.2 CODEC基本工作原理 ………………………………………………4
2.2.1 數位音訊處理 …………………………………………………4
2.2.2 數位音訊編碼的技術 …………………………………………6
2.2.3 AD1849K─Serial —Port 16 Bits SoundPort Stereo Codec ..10
2.3 FPGA─可程式化邏輯元件陣列 …………………………………12
2.3.1 FPGA發展歷史 ………………………………………………12
2.3.2 FPGA特性說明 ………………………………………………13
2.3.3 FPGA的架構 …………………………………………………14
2.3.4 FPGA架構變革……………………………………………… 14
2.3.5 容量計算仍無標準依循…………………………………… 16
2.3.6 低電壓時代 …………………………………………………16
2.3.7 Altera 10K100 介紹………………………………………18
2.4 SRAM (靜態隨機存取記憶體)……………………………………23
2.5 AT89C51 單晶片 …………………………………………………25
2.5.1 89C51基本認識 ……………………………………………25
2.5.2 89C51功能簡介 ……………………………………………26
2.5.3 89C51接腳說明…………………………………………………26
2.6 EPP (Enhanced Parallel Port) 傳輸模式…………………30
2.6.1 歷史背景 ………………………………………………………30
2.6.2 EPP MODE 的特點………………………………………………31
2.6.3 EPP MODE 傳輸說明……………………………………………32
第三章 小波轉換理論簡介 ………………………………………………37
3.1 離散時間小波轉換……………………………………………37
3.2離散小波轉換的硬體架構解析 ………………………………40
3.3離散小波轉換的硬體架構設計重點……………………………42
第 四 章 系統設計與實現…………………………………………………47
4.1 CODEC 控制器之設計與實現…………………………………47
4.1.1 CODEC 工作流程說明………………………………………47
4.1.2 CODEC 控制器之設計考量…………………………………49
4.1.3 CODEC 控制器之實作結果…………………………………53
4.2 DWT & IDWT 控制器之設計與實現…………………………54
4.2.1 DWT & IDWT 控制器之設計考量…………………………54
4.2.2 DWT & IDWT 控制器之工作流程說明……………………55
4.2.3 DWT & IDWT控制器之實作結果…………………………57
4.3 SRAM 控制器之設計與實現…………………………………58
4.3.1 SRAM 控制器之設計考量…………………………………58
4.3.2 SRAM 控制器之工作流程說明……………………………60
4.4 EPP 控制器之設計與實現……………………………………62
4.5 SRAM 與 EPP 控制器實作結果 ……………………………65
第五章 結論與未來展望…………………………………………………77
參考資料……………………………………………………………79

參考資料:
[1] C.E. Shannon : “A mathematical theory of communication”, Bell
Syst. Tech.J., 27 ,p.379 ,July 1948, p.623, Oct. 1948
[2] Analog Device Serial-Port 16-Bit SoundPort Stereo Codec
Specification : AD1849K
[3] 楊武智，音響用數位信號處理技術，全華科技圖書股份有公
司，1992年，1-4章。
[4] 中島平太郎著，楊武智譯，圖解數位音響，全華科技圖書股
份有公司，1993年，1-5章。
[5] Crystal 16-Bit Multimedia Codec Specification : CS4215.
[6] 陳連春，AD/DA變換電路技術，建興出版社，1997年，1-6
章
[7] Altera FLEX 10K Embeded Programmable Logic Family Data
Sheet : FLEX 10K100
[8] 林傳生，使用VHDL電路設計語言之數位電路設計，儒林出
版社，1998年，1-12章
[9] IEEE Standard Signal Method for a Bidirectional Parallel Periph-
eral Interface of Personal Computers : IEEE Std 1284-1994
[10] Winbond 64K x 16 High-Speed CMOS Static RAM Data Sheet :
W26010A
[11] ATMEL 8-Bit Microcontroller with 4K Bytes Flash Data Sheet :
AT89C51