臺灣博碩士論文加值系統

在 IEEE 802.11a 基頻接收機中，
主要有能量偵測、頻率同步、時序同步、通道估計、與相位追蹤等同步電路的設計。
本篇論文主要研究以 FPGA 來完成頻率同步與時序同步的電路設計。
由於在頻率與時序同步前接收機必需預先判別接收信號是否符合 IEEE802.11a 規格的信號，
也就是能量偵測，其與頻率同步有共用電路，因此在此篇論文我們也一併將其納入討論。
根據 IEEE 802.11a 的規範，整個基頻同步電路的設計皆使用 20 MHz 的時脈來作為系統的工作頻率。
設計完成的硬體測試則是藉由邏輯分析儀來量測 FPGA 的輸出結果。
最後，此篇論文所提出的能量、頻率與時序同步電路其 FPGA gate count 共為 167,502 ，最高工作頻率為 49.983MHz 。

1 緒論
2 正交分頻多工系統與 IEEE 802.11a 規格
3 IEEE802.11a 同步演算法
4 IEEE802.11a 同步電路設計
5 量測結果與效能分析
6 結論與未來工作

[1] IEEE 802.11a, Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications: High-speed Physical Layer in the 2.4 GHz Band. IEEE Std 802.11a, 2000