臺灣博碩士論文加值系統

本實驗研究目的，主要有兩部分，使用DC磁控濺鍍系統時，發現在濺鍍鈷膜時，在工作壓力8x10-3Torr，基板施加負偏壓50V，濺鍍功率50W，濺鍍距離(基板與Target之間距離，Dt-s)為6cm時，會在鈷薄膜的表面有三角錐狀物的生成，其大小尺寸在數十至250nm之間(以錐狀物的底邊長計算)，為了研究錐狀物的成長模式以及可能影響的濺鍍參數，設定了一系列條件來研究，如濺鍍功率，基板施加偏壓大小，成長的膜厚，濺鍍時的工作壓力，濺鍍距離，不同方向的矽基板等，來探討其大小，數量及分佈密度等的變化。使用的儀器有SEM、α-Step、AFM以及TEM等。
另一部份則是利用本DC磁控濺鍍系統來進行OME製程，利用早期之研究所得到最佳結晶性與平整性的鈷膜的條件，應用此濺鍍參數沉積鈷薄膜，進行OME製程的前置鍍膜製程。而最早的OME製程，只有一段退火，本實驗設計二段退火，第一段為460℃，第二段為600℃，均在真空退火系統下進行。此外，將矽基板doping更多的Si在表面區域，探討對矽化反應的影響；設計夾層法，方法為成長完二氧化矽後，依序鍍上Co/Ti/Co，此為結合OME與TIME製程的設計，而本實驗發現改變濺鍍距離，會使得鈷膜的結構跟著改變，濺鍍距離6cm時可得到HCP結構的Co，濺鍍距離10cm時可得到FCC結構的Co，也將此加入OME製程的參數中。而使用AES觀察退火後，鈷原子擴散情形，利用XPS判別鍵結能是否為二矽化鈷，使用GIXRD判別結構，利用TEM之plan-view與cross-section方法來研究晶粒成長狀況，以期能夠找出二矽化鈷最佳的成長製程條件。

The cobalt thin films are grown by D.C. magnetron sputtering as a function of the target-to-substrate distance, bias and power on both Si (100) and (111) substrates. The crystal structure and morphology of the thin films are characterized by x-ray diffraction, scanning electron microscopy, transmission electron microscopy and atomic force microscopy. It is found that the cobalt crystal structure can be varied from HCP to FCC by varying the target—to-substrate distance from 6 to 10 cm. The roughness and the preferred orientation of the thin films are greatly affected by the substrate bias and power. In addition, pyramid-like nanostructures with sharp tips are formed on the surface of the thin films when negative bias is applied. The faceted planes on the nanostructures depend on the resulting Co crystal structure while the size and density are determined by the growth parameters. The evolution of the surface nanostructures are systematically examined as a function of substrate bias and thin film thickness. The formation mechanism of the surface nanostructures is discussed in the paper.
We use D.C. magnetron sputtering to form CoSi2 by OME (Oxide-Mediated Epitaxy) Process. Thickness of Co films is sensitive for OME process, we can get uniform Co film about 3~6 nm by sputtering. Growth difference of CoSi2 can be varied by using different parameter, like annealing by two steps that are 460℃ for 60 seconds and 600℃ for 60seconds, substrate be implanted more silicon, and design the sandwich structure of OME process.CoSi2 thin film can grow uniform by sandwich structure and annealing by two steps.

第一章 前言與研究動機1
1-1 前言1
1-2 研究動機1
第二章 理論基礎與文獻回顧5
2-1 濺鍍原理[9]5
2-2 電漿的形成5
2-3 直流輝光放電(DC Glow Discharge)6
2-4 磁控濺鍍系統8
2-5 薄膜沉積原理[13]9
2-5-1 沉積現象9
2-5-2 鍍層微結構的Thornton 模型[14]11
2-5-3 基板偏壓的效應12
2-6 金屬薄膜與製程[1]23
2-7 傳統矽化物製程23
2-8 常用的矽化物25
2-8-1 二矽化鈦（TiSi2）26
2-8-2二矽化鈷（CoSi2）27
2-8-3 矽化鎳（NiSi）28
2-9磊晶矽化物28
第三章 實驗方法與步驟41
3-1 實驗材料41
3-2 實驗設備42
3-2-1 濺鍍系統(Sputtering System)42
3-2-2 真空退火系統(Vacuum Annealing System)42
3-3 實驗流程及步驟43
3-3-1 基板製備及清洗43
3-3-2 氧化層(SiO2)的製備43
3-3-3 DC磁控濺鍍鈷薄膜與鈷薄膜應用於OME製程43
3-3-4 真空退火步驟44
3-4 材料分析與量測技術50
3-4-1薄膜厚度量測(α-Step)50
3-4-2薄膜電性量測(四點探針，Four-Point Probe)50
3-4-3 掃描式電子顯微鏡(SEM)51
3-4-4 穿透式電子顯微鏡(TEM)51
3-4-5 粉末X光繞射儀(Powder XRD)52
3-4-6 低掠角X光繞射儀(GIAXD)52
3-4-7 橢圓儀(Ellipsometry)[33]53
3-4-8 原子力顯微鏡(AFM)54
3-4-9 歐傑電子能譜儀(AES)55
3-4-10 X光光電子能譜儀(XPS)55
第四章 實驗結果與討論61
4-1 鈷薄膜基本性質61
4-2 濺鍍距離對鈷膜結構的影響63
4-3 產生奈米錐狀結構物的條件63
4-3-1 濺鍍功率的影響65
4-3-2 基板偏壓的影響69
4-3-3 鈷膜膜厚的影響69
4-3-4 工作壓力的影響72
4-3-5 濺鍍距離的影響72
4-3-6 不同Si基板的影響72
4-5 平均大小與密度77
4-6 AFM分析及粗糙度77
4-7 錐狀物成長模式分析77
4-8 OME之二氧化矽[33]與鈷薄膜製程87
4-9 OME製程及參數設定88
4-9-1 N2氣氛爐退火之AES分析91
4-9-2 真空退火之一段式與二段式比較(AES、XPS、TEM)94
4-9-3 真空退火之Doping Si substrate比較(AES、XPS、TEM)102
4-9-4 真空退火之夾層法(Co/Ti/Co)比較(AES、TEM)108
4-9-5 真空退火之不同結構Co(HCP)之比較(AES、XPS、TEM)111
4-9-6 GIXRD分析114
4-9-7 矽化鈷反應114
第五章 結論121
5-1 鈷膜與錐狀物結構解析121
5-2 OME製程122
參 考 文 獻123
圖 2- 1 二極式直流濺鍍系統示意圖。14
圖 2- 2濺鍍沈積過程示意圖。15
圖 2- 3直流電漿放電示意圖。16
圖 2- 4陰極暗區電壓分佈示意圖。17
圖 2- 5 電場與磁場交互作用下之電子之路徑漂移。18
圖 2- 6平面式磁控靶磁場分佈狀況與電子漂移方向。19
圖 2- 7電子於正交電磁場的作用下產生E ×B 運動。20
圖 2- 8濺擊原子經由真空沉積至基材表面可能發生的情形。21
圖 2- 9 濺鍍薄膜之結構區(Thorntone Zone) 模型。22
圖 2- 10polycide 製程。32
圖 2- 11Salicide製程。33
圖 2- 12 鈦(Ti)與矽(Si)的二元相圖。35
圖 2- 13 鈷(Co)與矽(Si)的二元相圖。36
圖 2- 14 鎳(Ni)與矽(Si)的二元相圖。37
圖 2- 15（a）Ti C-49相與（b）Ti C-54相二矽化鈦的結構圖。38
圖 2- 16 CoSi2的晶格結構為CaF2，右圖即為純矽的結構圖。39
圖 2- 17 NiSi2的晶格結構為CaF2，右圖即為純矽的結構。40
圖 3- 1 矽晶片準備及清洗步驟。45
圖 3- 2 濺鍍系統示意圖。46
圖 3- 3 真空退火系統圖。47
圖 3- 4真空退火升溫曲線。48
圖 3- 5實驗流程圖。49
圖 3- 6 α-Step膜厚量測示意圖。56
圖 3- 7四點探針電性量測示意圖。56
圖 3- 8 SEM及EDS裝置及其分析原理示意圖。57
圖 3- 9 TEM裝置及其分析原理示意圖。57
圖 3- 10橢圓儀原理示意圖。58
圖 3- 11 AFM裝置及其分析原理示意圖。59
圖 3- 12 AES裝置及其分析原理示意圖。59
圖 3- 13 XPS工作原理圖。60
圖 4- 1 鈷薄膜表面型態，基板施加正偏壓100V，濺鍍功率50W，濺鍍距離6cm，工作壓力8mtorr，所得到的SEM表面影像。62
圖 4- 2 鈷薄膜之TEM 明視野影像與繞射圖形，濺鍍參數分別為64
圖 4- 3 鈷薄膜之SEM平面影像，濺鍍功率分別為(a) 40W、(b)50W、(c)60W、(d)70W；固定其他條件為：濺鍍距離6cm，工作壓力8mtorr，基板負偏壓50V，沈積在(100)矽基板。66
圖 4- 4 SEM橫截面影像，濺鍍功率分別為(a) 40W、(b)50W、(c)60W、(d)70W；固定其他條件為：濺鍍距離6cm，工作壓力8mtorr，基板負偏壓50V，沈積在(100)矽基板。67
圖 4- 5 鈷薄膜之SEM平面影像，基板施加偏壓分別為(a)-30V、(b)-40V、(c)-50V、(d)-60V；固定其他條件為：濺鍍距離6cm，工作壓力8mtorr，濺鍍功率50W，沈積在(100)矽基板。70
圖 4- 6 鈷薄膜之SEM平面影像，膜厚分別約為(a)1260nm、(b)1080nm、(c)900nm、(d)720nm；固定其他條件為：濺鍍距離6cm，工作壓力8mtorr，基板負偏壓50V，濺鍍功率50W，沈積在(100)矽基板。71
圖 4- 7鈷薄膜之SEM平面影像，工作壓力分別為(a)8mTorr、(b)6mTorr、(c)4mTorr；固定其他條件為：濺鍍距離6cm，基板負偏壓50V，濺鍍功率50W，沈積在(100)矽基板73
圖 4- 8 鈷薄膜之平面影像，濺鍍距離10cm，濺鍍功率分別為(a)60W、(b)70W、(c)80W、(d)90W；固定其他條件為：基板負偏壓50V，工作壓力8mtorr，沈積在(100)矽基板。74
圖 4- 9 鈷薄膜之SEM平面影像，(a)75W、(b)125W沈積在Si(100)基板，(c)75W、(d)125W則沈積在Si(111)基板上。76
圖 4- 10 錐狀物平均大小與濺鍍功率關係圖。78
圖 4- 11 錐狀物密度與濺鍍功率關係圖。78
圖 4- 12 AFM分析錐狀物表面型態，隨著濺鍍功率改變而有不同的型態。79
圖 4- 13濺鍍距離6cm之HCP結構，不同的負偏壓對鈷膜優選方向的影響。[8]； I = I(100)，I(002) ，I(101) ，I(103) 。82
圖 4- 14 錐狀物之高倍率SEM平面影像，tilt角度為30°(a)錐狀物Type I 、(b)錐狀物Type II。兩者皆在同一試片上，濺鍍距離6cm，基板負偏壓50V，濺鍍功率40W，工作壓力8mtorr。84
圖 4- 15 錐狀物各面組合簡單示意圖(a)錐狀物Type I 、85
圖 4- 16 利用FIB製作錐狀物之TEM cross-section試片 (a)可觀察出錐狀物由下層柱狀晶向上生成，(b)更清楚地看到錐狀物與柱狀晶相連在一起，並且為HCP單晶。86
圖 4- 17 此為完成各層濺鍍的退火前OME試片，經由Gatan公司的軟體換算像素為距離，可得到較為精準的膜厚值。89
圖 4- 18 使用N2氣氛退火之試片層狀結構及退火條件示意圖。91
圖 4- 19 (a)未退火試片之AES縱深分析，92
圖 4- 20 使用真空退火之試片層狀結構及退火條件示意圖。94
圖 4- 21 (a) 2A之AES縱深分析，一段真空退火，600℃，90sec。96
圖 4- 22 OME製程試片之XPS 分析，97
圖 4- 23 TEM之plan view影像，(a)編號2A，一段式退火100
圖 4- 24 TEM之plan view影像，101
圖 4- 25真空退火之試片結構(基板doping Si)及退火條件示意圖。102
圖 4- 26 (a) 3B之AES縱深分析，二段真空退火，1st.460℃，60sec，103
圖 4- 27 OME製程試片之XPS 分析，104
圖 4- 28 TEM之plan view影像，(a)編號3B ，二段退火，106
圖 4- 29真空退火之試片層狀結構(夾層法)及退火條件示意圖。108
圖 4- 30 (a) 4A之AES縱深分析，一段真空退火，600℃，120sec，109
圖 4- 31 TEM之plan view影像，(a)編號4A，600℃，退火120秒，(b)編號4C，600℃，退火240秒。110
圖 4- 32 真空退火之試片層狀結構及退火條件示意圖。111
圖 4- 33 HCP之AES縱深分析，二段真空退火，112
圖 4- 34 OME製程試片之XPS 分析，113
圖 4- 35 試片編號5B之TEM plan view影像，HCP結構之Co薄膜，二段退火。113
圖 4- 36 針對真空退火且沒有延長退火時間的OME試片做GIXRD 分析所得到的XRD圖。116
圖 4- 37 試片編號1A且退火後的TEM cross-section 影像，可清楚看到Si的lattice image，SiO2以及Co與TiN層，而看到不連續黑色顆粒則為CoSi2。117
圖 4- 38 試片編號r63且in-situ退火的TEM cross-section 影像，可觀察到Si基材的lattice image、SiO2及Co層。118
圖 4- 39 試片編號1A的TEM cross-section 影像及Co、Ti與Si的mapping影像，可觀察到各元素的分佈情形，白色表示有該元素的訊號反應119
圖 4- 40 延長退火時間之夾層法之CoSi2 Diffraction pattern120
表 1- 1 1997年美國半導體金屬薄膜技術藍圖4
表 2- 1 金屬矽化物的性質34
表 2- 2 矽化鈷與矽化鈦退火溫度比較34
表 4- 1 金屬在矽的擴散係數68
表 4- 2 AFM分析膜面粗糙度80
表 4- 3各種具HCP結構之元素的晶面間夾角83
表 4- 4 OME製程之主要濺鍍條件參數90
表 4- 5 Co-Si 系統及鈷相關化合物鍵結整理99

[1] 陳力俊, “微電子材料與製程”, 中國材料科學學會, 民國八十九年
[2] 溫金瑞, 劉全璞, ”磊晶二矽化鈷(CoSi2)之成長”, 工業材料p.170-174 (2001)
[3] 林鴻志, 深次微米閘極技術知發展與未來趨勢, 毫微米通訊期刊,第五卷第三期。
[4] R. T. Tung, “Oxide mediated epitaxy of CoSi2 on silicon”, p.3461 (1996)
[5] R. T. Tung, “A Novel Technique for Ultrathin CoSi2 Layers: Oxide Mediated Epitaxy”, p.1650-1654 (1997)
[6] R. T. Tung, “Ultrathin silicide formation for ULSI devices”, p.268-274 (1997)
[7] R. T. Tung, “Epitaxial silicide interfaces in microelectronics”, p.233-239 (2000)
[8] 溫金瑞, “直流式磁控濺鍍鈷膜於矽基板之結構變化與應用於OME製程之研究”, 國立成功大學材料科學與工程學系, 碩士論文(2002)
[9] 賴耿陽, ”IC製程之濺射技術”, 復漢出版社 (1997)
[10] 王起明, “氮化鈦薄膜濺鍍之研究”, 國立清華大學材料科學與工程學系, 碩士論文 (1996)
[11] A. M. Howwastson, Pergamon Press, “An Introduction to Gas Discharge”, Chapter. 4, 84 (1976)
[12] B. Chapman, John Willwy & Son, Inc. N. Y., “Glow Discharge Processes”, Chapter. 6, 178 (1980)
[13] Brain Chapman, ‘Glow Discharge Process”, Chapter. 3, p.129-131, Academic Press, U. K. (1992)
[14] John A. Thornton, “Influence of Apparatus Geometry and Deposition conditions on the Structure and Topography of Thick Sputtered Coatings”, J. Vac. Sci. Technol. 11(4), 666 (1974)
[15] Milton Ohring, “The Materials Science if Thin Films, Chap. 3, Academic Press, p.129-131 (1992)
[16] G. J. van Grup, W. F. van der Weg, and D. Sigurd, “interaction in theCo/Si Thin Film System. Ⅱ. Diffusion Maker Experimenrts”, J. Appl.Phys. 49 (1978) 4011-4020
[17] J.P.Gambinoa, E.G. Colgan, “Invited Review Silicide and ohmic contacts”, p.99-146 (1998)
[18] J. B. Lasky, J. S. Nakos, D. J. Cain, andP. J. Geiss, “Comparison of Transformation to Low-Resistivity Phase and Aggeramation of TiSi2 and C0Si2”, IEEE Tran. Electron. Devices, ED-38, p.262-269 (1991)
[19] K. Maex, “Silicides for Integrated Circuits：TiSi2 and C0Si2”, Materials Science and Engineering R11, p.53-153 (1993)
[20] R. Beyers. R. Sinclair, ”Metastable Phase Formation inTitanium-Silicon Thin-Film”, J. Appl. Phys. 57 (1985) 5240-5245
[21] T. Ohguro et al, IEEE Tran. Electron Devices, ED-41, p.2305 (1994)
[22] T. Ohguro, S. Nakamura, M. Koike,T. Morimoto, A. Nishiyama, Y. Ushiku, T.Yoshitomi, M. Ono, M. Saito, and H. Iwai, ”Analysis of Rs Sistance Behavior in Ti-salicide and Ni-salicide polysilicon Films,” Analysya, IWWTrans. IEEE Tran. Election Device ED-41(199483-88)
[23] K. N. Tu and J. M. Mayer, “Silicide Formation “, in Thin Films-Interdifusion and Reactions”, edited by J. M. Poate, K. N. Tu and J. W. Mayer (Wiley, New York, 1978) p.359
[24] GJ. Van Gurp and C. Langereis, “Cobalt Silicide Layer on Si. l. Structure and Growth”, J. Appl. Phys. 49, p.4301-4307 (1975)
[25] S. S. Lau, J. W. Mayer, and K. N. Tu, “Interaction in the Co/Si Thin Film System. I. kinetics”, J. Appl. Phys.49, p.4005-4010 (1978)
[26] K. N. Tu, G. Ottaviani, R. D. Thompson, and J. W. Mayer, “Thermal Stabilityy and Growth Kinetics of Co2Si and CoSi in Thin-Film Reaction”, J. Appl. Phys. 53, p.4406-4410 (1982)
[27] G. J. van Grup, W. F. van der Weg, and D. Sigurd, “interaction in the Co/Si Thin Film System. Ⅱ. Diffusion Maker Experimenrts”, J. Appl. Phys. 49 (1978) 4011-4020
[28] K. N. Tu and J. M. Mayer, “Silicide Formation “, in Thin Films-Interdifusion and Reactions”, edited by J. M. Poate, K. N. Tu and J. W. Mayer (Wiley, New York, 1978) p.359
[29] K. Maex, Material Science and Engineering, R11（1993）
[30] K. Goto et al., Proc. IRPS, p.363（1998）
[31] T. Ohguro et al.,Proc. SSDM, p.192（1993）
[32] Shyam P. Murarka, Metallization Theory and Practice for VLSI and ULSI, p.25-39
[33] A. Ishizaka and Y. Shiraki, J. Electrochem. Soc. 133, 666 (1986)
[34] 汪建民主編, “材料分析”, 中國材料科學學會 (1998)
[35] Taylor, A., and Leber S., Trans., AIME, 200, 190 (1954)
[36] Jmes D. Plummer, Michael D. Deal, Peter B. Griffin,”SILICON VLSI TECHNOLOGY”, Chapter 6, PRENTICE HALL, p.312-p.313(2000)
[37] S. S. Lau, J. W. Mayer, K. N. Tu. [J. Appl. Phys. (USA) vol.(1978) p.4005]
[38] C. D. Lien, M. A. Nicolet, C. S. Pai., S. S. Lau [Appl. Phys. A (Germany ) vol.36 (1985) p.153]
[39] G. J. van Gurp, C. Langereis [J. Appl. Phys. (USA) vol.46 (1975) p.4301]
[40] C. D. Lien, M. A. Nicolet, C. S. Pai., S. S. Lau [Appl. Phys. A (Germany ) vol.34 (1984) p.249]
[41] C. D. Lien, M. Bartur, M. A. Nicolet [Mater. Res. Soc. Symp. Proc. (USA) vol.25 (1984) p.51]