臺灣博碩士論文加值系統

在本論文中，我們將呈現一個管線式編碼器的設計以應用在快閃式類比數位轉換器(Flash ADC)，並且為了提高ADC的速度，我們使用了電流模式邏輯閘(CML)的方式來作為本論文編碼器的電路。
本研究的第二階段即為電力品質信號分析個案，由於高科技產業與電腦設備之精密儀器迅速發展，對於電力品質的要求也愈來愈高，所以穩定電力品質是很重要的一環。但是電力品質監控的第一步驟主要是關於類比－數位轉換，因為處理的數位訊號是現有的監控或控制器模組的關鍵因數。

In this research, fundamentals of power line signal sampling, quantization, and design of a pipelined encoder for flash analog to digital converter (Flash ADC) are presented. The current mode logic (CML) is applied because of lower voltage supply and faster processing time are considered.
The second stage of this research is the analytical individual case of the electric power quality signal .The power quality has become an increasingly important topic due to rapid development of high-technology and precision instrument industries. Therefore, the quality of stable power supply is one of the main issues. The front-end device of power quality monitoring is an analog-to-digital converter, since the later processing of the power line signal is a key factor to the monitor or controller module.

目 錄
中文摘要 i
英文摘要 ii
誌 謝 iii
目 錄 iv
圖目錄 viii
表目錄 x

第一章 緒論 1
1.1 研究動機 1
1.2 研究目的 1
1.3 類比數位轉換器分類的簡介 2
1.4 論文架構 5
第二章 類比數位轉換器之架構介紹 6
2.1 簡介 6
2.2 類比數位轉換器之架構 6
2.2.1 快閃式類比數位轉換器 (Flash ADC) 6
2.2.2 內插式類比數位轉換器 (Interpolating ADC ) 7
2.2.3 二階式類比數位轉換器 (Two-Step ADC ) 9
2.2.4管線式類比數位轉換器 (Pipelined ADC) 10
2.2.5分時平行式類比數位轉換器 (Time-Interleaved Parallel ADC ) 11
2.3類比數位轉換器的特性參數 13
2.3.1動態特性 13
2.3.1-1最小步階電壓(LSB，Least Significant Bit) 13
2.3.1-2訊號雜訊比(SNR，Signal -to-Noise Ratio) 14
2.3.1-3訊號雜訊失真比(SNDR，Signal-to-Noise & Distortion Ratio) 15
2.3.1-4無寄生動態範圍(SFDR，Signal Free Dynamic Range) 16
2.3.1-5有效位元(ENOB，Effective Number of Bits) 16
2.3.2靜態特性 17
2.3.2-1偏移誤差(Offset Error) 17
2.3.2-2增益誤差(Gain Error) 18
2.3.2-3微分非線性度誤差(DNL，Differential Non-Linearity) 18
2.3.2-4積分非線性度誤差(INL，Integral Non-Linearity) 19
第三章 電路介紹 20
3.1 簡介 20
3.2 取樣保持電路(Sample and Hold Circuit) 20
3.2.1 MOS開關導通電阻 21
3.2.2 電荷注入效應(Charge Injection) 23
3.2.3 時脈滲入效應(Clock Feed through) 25
3.3 編碼器電路(Encoder Circuit) 26
3.3.1 ROM陣列編碼器(ROM Encoder) 27
3.3.2 FAT-Tree編碼器(FAT-Tree Encoder) 28
3.3.3 Wallace-Tree編碼器(Wallace-Tree Encoder) 30
第四章 電路分析與模擬 32
4.1 簡介 32
4.2取樣保持電路(Sample and Hold Circuit) 33
4.3電阻階梯電路(Resistor Ladder) 36
4.4比較器陣列(Comparator Array) 37
4.4.1前置放大器電路(Preamplifier Circuit) 37
4.4.2栓鎖電路(Latch Circuit) 38
4.4.3 RS正反器電路(RS Flip-Flop Circuit) 41
第五章 編碼器的分析及模擬 43
5.1 簡介 43
5.2 泡沫錯誤(Bubble Error) 43
5.3 不穩態錯誤(Metstability Error) 44
5.4 編碼器電路(Encoder Circuit) 45
5.4.1 基本邏輯閘方式 46
5.4.1-1 AND閘 48
5.4.1-2 XOR閘 49
5.4.1-3 模擬結果 50
5.4.2 電流模式邏輯閘(CML，Current Mode Logic)方式 53
5.4.2-1 電流模式邏輯之AND/NAND閘 53
5.4.2-2 電流模式邏輯之XOR閘 56
5.4.2-3 模擬結果 58
5.5 研究個案分析 61
5.5.1基本邏輯閘方式 66
5.5.2 電流模式邏輯閘 67
第六章 結論與未來展望 70
6.1 結論 70
6.2 未來展望 70
參考文獻 72

圖目錄
圖2.1 快閃式類比數位轉換器(Flash ADC)的架構 7
圖2.2 內插式類比數位轉換器(Interpolating ADC)的架構 8
圖2.3 轉換曲線 9
圖2.4 二階式類比數位轉換器(Two-Step ADC)的架構 10
圖2.5 管線式類比數位轉換器(Pipelined ADC)的架構 11
圖2.6 分時平行式類比數位轉換器(Time-Interleaved Parallel ADC)的架構 12
圖2.7 分時平行類比數位轉換器(Time-Interleaved Parallel ADC)的時序圖 12
圖2.8 類比數位轉換器之(a)輸入/輸出轉換特性曲線(b)量化誤差 14
圖2.9 理想的量化誤差之機率密度函數 15
圖2.10 無寄生動態範圍(SFDR) 16
圖2.11 偏移誤差(Offset Error) 17
圖2.12 增益誤差(Gain Error) 18
圖2.13 類比數位轉換器的DNL和INL 19
圖3.1 取樣保持的動作原理 21
圖3.2 NMOS的取樣保持電路 22
圖3.3 電荷注入效應(Charge Injection) 23
圖3.4 加入假開關的方法 24
圖3.5 傳輸閘的取樣保持電路 25
圖3.6 NMOS開關及雜散電容 25
圖3.7 ROM陣列編碼器電路 27
圖3.8 FAT-Tree編碼器電路 29
圖3.9 Wallace-Tree編碼器電路 30
圖4.1 快閃式類比數位轉換器(Flash ADC)之架構 32
圖4.2 利用傳輸閘(transmission-gate)的取樣保持電路 33
圖4.3 傳輸閘在正弦波下取樣保持的(a)輸入波形及(b)輸出波形 35
圖4.4 傳輸閘在正弦波下取樣保持的(a)輸入頻譜及(b)輸出頻譜 35
圖4.5 以2位元為例的電阻階梯電路 36
圖4.6 前置放大器電路 37
圖4.7 電壓擺幅(a)靜態邏輯閘(b)電流模式邏輯閘 38
圖4.8 栓鎖電路的電路圖 39
圖4.9 栓鎖電路的電路動作 40
圖4.10 CML之栓鎖電路波形圖 41
圖4.11 RS正反器電路的電路圖 42
圖4.12 RS正反器電路的模擬結果 42
圖5.1 泡沫錯誤(Bubble Error) 44
圖5.2 不穩態錯誤(Metstability Error) 45
圖5.3 基本邏輯閘構成的編碼器電路 46
圖5.4 AND閘電路及真值表 48
圖5.5 AND閘波形圖 48
圖5.6 XOR閘及真值表 49
圖5.7 XOR閘波形圖 49
圖5.8 XOR閘電路 50
圖5.9 4位元的編碼器電路波形圖 52
圖5.10 電流模式邏輯構成的編碼器電路 53
圖5.11 CML之AND閘電路 54
圖5.12 CML之AND/NAND閘電路的電路動作 55
圖5.13 CML之AND/NAND閘電路的波形圖 55
圖5.14 CML之XOR閘電路 56
圖5.15 CML之XOR閘電路的電路動作 57
圖5.16 CML之XOR閘電路的波形圖 58
圖5.17 4位元的編碼器電路波形圖 61
圖5.18 電壓驟降事件 65
圖5.19 暫態擾動 66
圖5.20 利用基本邏輯閘方式的編碼器電路 67
圖5.21 利用電流模式邏輯閘方式的編碼器電路 68


表目錄
表1.1 類比數位轉換的類型 3
表3.1 編碼器電路的優缺點 31
表5.1 四位元溫度計碼、格雷碼及二進制碼的對應碼 47
表5.2 電力品質種類與改善對策 62
表5.3 二位元溫度計碼、格雷碼及二進制碼的對應碼 67

[1] Omar A.S. Youssef, “A modified wavelet-based fault classification technique,” Electric Power Systems Research 64(2003), pp.165-172.
[2] Peilin L. Mao and Raj K. Aggarwal, “A Novel approach to the Classification of the transient phenomena in power transformers using combined wavelet transform and neural network,” IEEE Trans. on Power Delivery, Vol. 16. No. 4, Oct. 2001, pp. 654-660.
[3] S. Santoso, E. J Powers, W. M Grady, and A. C. parsons, “Power quality disturbance waveform recognition using wavelet-based neural classifier – Part 2 : Application,” IEEE Trans. on Power Delivery Vol. 15, No. 1, Jan. 2000, pp. 229-235.
[4] B.Perunicic, M. Mallini, Z. Wang, Y.Liu, “Power quality disturbance detection and classification using wavelets and artificial neural networks,” IEEE 1998, pp. 77-82.
[5] T.Kohonen, “Self-Organizing Maps,” 3nded., New York, 2001.
[6] A. Elmitwally, S. Farghal, S. Abdelkader, and M. Elkateb,“Proposed Wavelet-Neurofuzzy Combined System for PowerQuality Violations Detection and Diagnosis,” IEE Proc. –Gener.Trannsm., Vol. 148, No. 1, Jan. 2001, pp. 15-20.
[7] 黃于芸,許明華,謝明得, “10位元50MHz取樣頻率之CMOS管流式類比數位轉換器, ”國立雲林科技大學電子與資訊工程研究所碩士論文,2004.
[8] 陳丁再, A/D轉換器入門,全華科技圖書股份有限公司.
[9] 林其賢,劉紹宗, “高效能的六位元比-數位轉換器, ”逢甲大學電子工程學系碩士班碩士論文,2004.
[10] David A. Johns, K. Martin, Analog Integrated Circuit Design, John Wiley and Sons Publishers, 1997.
[11] Mikael Gustavsson, J. Jacob Wikner, Nianxiong Nick Tan, CMOS DATA CONVERTERS FOR COMMUNCATIONS, Kluwer Academic Publishers, 2000.
[12] P. E. Allen, CMOS analog circuit design-2nd, Oxford University Press, Inc., 2002.
[13] B. Razavi, Principles of Data Conversion System Design, IEEE Press, 1995.
[14] 余紳豪,李蒼松, “低電壓雙重取樣管線式類比數位轉換器之研究”, 國立雲林科技大學電子工程系碩士班碩士論文, 2005.
[15] R. Jacob Baker, H. W. Li, and David E. Boyce, “COMS Circuit Design, Layout, and Simulation” The Institute of Electrical and Electronics Engineers, Inc., 1998.
[16] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill Publishers, 2001.
[17] Syed Masood Ali, Rabin Raut, and Mohamad Sawan, “Digital Encoders for High Speed Flash-ADCs : Modeling and Comparison”, IEEE, 2006.
[18] Sander, C., Clara, M., Santner, A., Hartig, H. and Kuttner, F., “ A 6-bit 1.2G-s/s Low-Power Flash-ADC in 0.13um Digital CMOS”, IEEE Journal of Solid-State Circuits, Vol.40, No.7, July. 2005, pp.1499-1505.
[19] Lee, Daegyu., Yoo, Jincheol., Choi, Kyusun. and Ghazanavi, Jahan., “Fat Tree Encoder design for ultra-high speed flash A/D converters”, The 2002 45th Midwest Symposium on Circuits and Systems”, MWCAS-2002, Vol.2, Aug. 2002, pp.II-87-II-90.
[20] Kaess, F., Kannan, R., Hochet, B. and Declercq, M., “New Encoding Scheme For High-Speed Flash ADC’s”, 30th IEEE International Symposium on Circuits and Systems (ISCAS’97), Hong-Kong, June 1997, pp.5-9.
[21] E. Sall, M. Vesterbacka and K.O. Andersson, “A study of digital decoders in flash analog-to-digital converters”, IEEE Int. Symp. Circuits Syst., Vancouver, Canada, May 23-26, 2004.
[22] Hspice User’s Manual, 2005.Meta-Software.
[23] S. Sheikhaei, S. Mirabbasi, A. Ivanov, “A 4-bit 5GS/s flash A/D converter in 0.18μm CMOS,” IEEE International Symposium on Circuits and Systems, May 2005.
[24] 周維駿,陳淳杰, “ 應用於OC-12 SONET之622Mb/s時脈與資料回復電路, ”中原大學電子工程學系碩士學位論文,2006.
[25] S. Sheikhaei, S. Mirabbasi, A. Ivanov, “AN ENCODER FOR A 5GS/S 4-BIT FLASHADC IN 0.18μM CMOS,” IEEE International Symposium on Circuits and Systems, May 2005.
[26] K. Ono, T. Matsuura, E. Imaizumi, H. Okazawa, and R. Shimokawa,“Error Suppressing Encode Logic of FCDL in 6-bit Flash A/D Converter,” IEEE BCTM 1996, pp. 200 – 203.
[27] C. S. Vaucher, I. Ferencic, M. Locher, S. Sedvallson, U. Voegeli, and Z. Wang, “A family of low-power truly modular programmable dividers in standard 0.35μm CMOS technology,” IEEE Journal of Solid-State Circuits, vol. 35, no.7, pp. 1039–1045, July 2000.
[28] 俆維聰,汲穎怡, “應用小波轉換與類神經網路進行電力系統故障種類之判別”,私立中原大學電機工程學系碩士學位論文,2003.
[29] 江榮城,電力品質實務(一) ,全華科技圖書股份有限公司，民國八十九年.