臺灣博碩士論文加值系統

本論文採用現有的超寬頻低雜訊放大器架構討論雜訊響應的分析。考慮電路當中最主要的雜訊來源，包括電阻熱雜訊和電晶體熱雜訊，並且將這些元件所產生的熱雜訊轉換成雜訊模型。將實現之超寬頻低雜訊放大器電路等效為雜訊模型電路後，得到最簡化的等效雜訊電路，以方便整體電路的雜訊分析。
本論文在 TSMC 0.18μm CMOS 製程下實現，此操作2.7~10.8GHz 的超寬頻低雜訊放大器在1.8V 的電源供應下功率消耗為18mW。其量測結果為：增益範圍(S21)為10.5dB 至13.4dB，雜訊指數範圍(NF)為3dB 至4.64dB，輸入匹配(S11)在-5.3dB 之下，輸出匹配(S22)在-4.79dB 之下，1dB 增益壓縮點(P1dB)為-6dBm，輸入三階截斷點(IIP3)為-2.5dBm。整體核心電路面積為0.419 mm2。

In this paper, based on the existing ultra wideband low noise amplifier architecture discussed noise response. Considering the noise source of the main circuit, including resistance thermal noise and MOS thermal Noise, the noise model from the thermal noise generated by these components. The implementation of ultra wideband
low noise amplifier circuit equivalent to the noise model circuit, get the most simple noise circuit, in order to facilitate the circuit noise analysis.
The ultra wideband low noise amplifier was implemented in TSMC 0.18μm CMOS process. An ultra wideband 2.7 to 10.8 GHz low noise amplifier and the power consumption is 18mW in a 1.8 V power supply. The measured results are: the gain (S21) ranges from 10.5dB-13.4dB, the noise figure (NF) ranges from 3dB-4.64dB, the Input reflection coefficient (S11) under the -5.3dB, the Output reflection coefficient (S22) under the -4.79dB, the 1db Compression Point (P1dB) is -6dBm, the input third-order intercept point (IIP3) is -2.5dBm. The active layout area is 0.419 mm2.

目錄
摘要I
Abstract II
致謝III
第一章 緒論1
1.1研究背景1
1.2研究動機2
1.3論文架構3
第二章 UWB超寬頻技術4
2.1.超寬頻通訊簡介4
2.2 UWB技術上的運用6
2.2.1 DS-UWB 6
2.2.2 MB-OFDM 6
2.3超寬頻系統特點8
2.3.1 低耗電量8
2.3.2 高資料量傳輸 8
2.3.3 具高度安全性 8
2.3.4 不易產生干擾 8
2.3.5 低成本9
2.3.6 精確的定位功能9
第三章 低雜訊放大器10
3.1 簡介10
3.2 S參數(S-parameter)10
3.3 雜訊(Noise)12
3.3.1 熱雜訊(Thermal Noise)12
3.3.3 閘極雜訊(Gate Noise)14
3.3.4 閃爍雜訊(Flicker Noise)15
3.3.5 散射雜訊(Shot Noise)15
3.3.6 MOS雜訊模型 16
3.3.7 雜訊因子(Noise Factor)與雜訊指數(Noise Figure 16
3.3.8 串接系統的雜訊18
3.4 線性度(Linearity)19
3.4.1 1dB增益壓縮點(P1dB)21
3.4.2 三階截斷點(IP3)21
3.4.3 串接系統的線性度22
3.5 電阻性終端架構(Resistive Termination)23
3.6 轉導終端架構(1/gm Termination 23
3.7 並聯-串聯式回授(Shunt-Series Feedback)24
3.8 電感退化性架構(Inductive Degeneration)24
3.9 低雜訊放大器指標26
3.9.1 雜訊指數26
3.9.2 增益26
3.9.3 輸入輸出阻抗匹配26
3.9.4 線性度26
3.9.5 功率消耗26
3.10設計流程27
第四章 超寬頻低雜訊放大器之雜訊分析29
4.1 電路架構29
4.1.1 疊接組態放大器(Cascode Amplifier)29
4.1.2 電阻回授放大器(Resistive Feedback Amplifier)31
4.3 電路雜訊分析33
4.4 模擬結果 40
4.4.1 增益(S21)模擬結果41
4.4.2 輸入匹配(S11)模擬結果41
4.4.3 輸出匹配(S22)模擬結果42
4.4.4 雜訊指數(NF)模擬結果42
4.4.5 1dB增益壓縮點(P1dB )模擬結果43
4.4.6 輸入三階截斷點(IIP3)模擬結果44
4.5 量測結果45
4.5.1 增益(S21)模擬與量測結果46
4.5.2 輸入匹配(S11)模擬與量測結果46
4.5.3 輸出匹配(S22)模擬與量測結果47
4.5.4 雜訊指數(NF)模擬與量測結果47
4.5.5 1dB增益壓縮點(P1dB)量測結果48
4.5.6 輸入三階截斷點(IIP3)量測結果48
4.5.7 模擬與量測比較49
4.6 與相關研究之比較50
第五章 結論與未來展望51
5.1 結論51
5.2 未來展望51
參考文獻52

圖目錄
圖(1.1)UWB接收機架構2
圖(2.1)UWB發射功率限制圖4
圖(2.2)UWB的應用5
圖(2.3)DS-UWB頻帶圖6
圖(2.4)MB-OFDM頻帶分佈7
圖(3.1)雙埠網路圖10
圖(3.2)熱雜訊計算網路13
圖(3.3)電阻雜訊模型13
圖(3.4)汲極電流雜訊模型14
圖(3.5)閘極雜訊模型15
圖(3.6)MOS雜訊模型16
圖(3.7)放大器雜訊模型17
圖(3.8)等效雜訊源電路17
圖(3.9)兩級串接放大器雜訊模型18
圖(3.10)多級串接放大器雜訊模型18
圖(3.11)輸出頻譜20
圖(3.12)1dB增益壓縮點21
圖(3.13)三階截斷點 21
圖(3.14)多級串接系統線性度示意圖22
圖(3.15)電阻性終端架構23
圖(3.16)轉導終端架構23
圖(3.17)並聯-串聯回授架構24
圖(3.18)電感退化性架構25
圖(3.19)電感退化性架構之小訊號模型25
圖(3.20)設計流程圖 28
圖(4.1)實現之超寬頻低雜訊放大器電路架構29
圖(4.2)疊接組態放大器架構30
圖(4.3)米勒定理30
圖(4.4)電阻回授放大器31
圖(4.6)電路簡化34
圖(4.7)簡化後結果34
圖(4.9)雜訊指數-模擬、量測與計算比較圖39
圖(4.10)實現之超寬頻低雜訊放大器電路佈局圖40
圖(4.11)S21(Pre-Simulation)和(Post-Simulation)比較41
圖(4.14)NF(Pre-Simulation)和(Post-Simulation)比較42
圖(4.16)P1dB(Post-Simulation)結果43
圖(4.17)IIP3(Pre-Simulation)結果44
圖(4.18)IIP3(Post-Simulation)結果 44
圖(4.19)晶片顯影圖 45
圖(4.20)S21模擬(Simulated)和量測(Measured)比較46
圖(4.22)S22模擬(Simulated)和量測(Measured)比較47
圖(4.23)NF模擬(Simulated)和量測(Measured)比較47
圖(4.24)P1dB 量測結果48
圖(4.25)IIP3 量測結果48

表目錄
表(2.1)UWB和WLAN規範5
表(2.2)MB-OFDM頻帶配置7
表(4.1)模擬與量測比較表49
表(4.2)與其他相關研究比較表50

[1]M. P. Wylie-Green, P. A. Ranta, and J. Salokannel, 2005 ,“Multi-band OFDM UWB solution for IEEE 802.15.3a WPANs,” IEEE/Sarnoff Symposium on Advances in Wired and Wireless Communication, pp.102-105, April.
[2]A. Bevilacqua and A. M. Niknejad, “An ultra-wideband CMOS low- noise amplifier for 3.1–10.6 GHz wireless receivers,” IEEE J. Solid-State Circuits, vol. 39, no. 12, Dec. 2004, pp.2259–2268.
[3]陳慶鴻、呂明和、蔡文聖、廖丁科，”多頻帶正交分頻多工之超寬頻設計與挑戰”，系統晶片003期，工研院系統晶片科技中心發行，2005年10月。
[4]嚴聖翔，”應用於超寬頻系統之前端電路設計”，中原大學電子工程學系碩士論文,2007。
[5]黃哲揚，” 超寬頻無線接收機之射頻CMOS 前端電路設計”，中原大學電子工程學系碩士論文,2006。
[6]許正德 ,”高傳輸低耗電UWB (上) 解說技術基本原理與特性”，新通訊2005年9月號。
[7]Thomas. H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits, Cambridge,” U.K: Cambridge Univ. Press, 2004.
[8]Behzad Razavi, “Design of Analog CMOS Integrated Circuits” McGraw-Hill, 2008.
[9]C. C. Chen, and Y. C. Wang, “3.1–10.6 GHz Ultra-Wideband LNA Design using Dual-Resonant Broadband Matching Technique,” AEU Int. J. Electron. Commun, vol. 67, no. 6, pp. 500-503, June. 2013.
[10]H. K. Chen, Y. S. Lin, S. S. Lu, “Analysis and Design of a 1.6–28-GHz Compact Wideband LNA in 90-nm CMOS Using a π-Match Input Network”, IEEE Trans. Microw. Theory Tech, vol. 58, no. 8, pp. 2092–2014, Aug. 2010.
[11]C. W. Kim, M. S. Kang, P. T. Anh, H. T. Kim and S. G. Lee, “An ultra wide-band CMOS low noise amplifier for 3-5 GHz UWB System”, IEEE J. Solid-State Circuits, vol. 40, no. 2, pp. 544-547, Feb. 2005.
[12]Sung-Soo Kim, Young-Sop Lee, and Tae-Yeoul Yun, 2007, " High-Gain and Wide band CMOS Low Noise Amplifier with Two-Stage Cascode and Simplified Chebyshev Filter ," ETRI Journal, Vol.29, No.5, pp.670-672, Oct.
[13]劉大成 “使用電流重複利用技術之超寬頻低雜訊放大器設計”，國立雲林科技大學電子工程研究所碩士論文，2010
[14]蔡承修，”3 – 10 GHz 寬頻低雜訊放大器”，國立中央大學電機工程研究所碩士論文,2008。
[15]B. C. Chye, D. M .Anh, and Y. K. Seng. “A 3–8 GHz Low-Noise CMOS Amplifier”, IEEE Microw. Wireless Compon Lett., vol. 19, no.4, pp. 245-247, Apr. 2009.
[16]C.-F. Liao, and S.-I. Liu, “A broadband noise-canceling CMOS LNA for 3.1–10.6-GHz UWB receivers,” IEEE J. Solid-State Circuits, vol. 42, no. 2, pp. 329–339, Feb. 2007.
[17]H. W. Chiu, S. S. Lu, and Y. S. Lin, “A 2.17 dB NF, 5 GHz band monolithic CMOS LNA with 10mW DC power consumption,” IEEE Trans. Microw. Theory Tech, vol. 53, no. 3, pp. 813–824, Mar. 2005.
[18]許源佳、許孟列，”5.2 GHz無線區域網路CMOS 低雜訊放大器之設計”國家晶片系統中心。
[19]Y. Lu, K. S. Yeo, A. Cabuk, J. Ma, A. Do, and Z. Lu, “A novel CMOS low noise amplifier design for 3.1 to 10.6GHz ultra-wide-band wireless receivers,”IEEE Circuit and system, vol. 59, no. 8, pp. 1683–1692, Aug. 2006.
[20]蔡秉桓，”應用於 VHF 與UHF 頻帶之可切換增益低雜訊放大器”，中 原 大 學電 子 工 程 學 系碩士學位論文，2010。