臺灣博碩士論文加值系統

隨著數位系統的日益進步和複雜，預料工程師將需要在邏輯分析儀畫面上檢視大量的資料來有效地解讀日益膨脹的訊號與程式碼內容。再者，工程師已不再侷限於定點工作，攜帶著邏輯分析儀去客戶端除錯使得攜帶型的邏輯分析儀的性能及需求量也大增。
現今儀器平台型的邏輯分析儀擁有良好的性能，如可量測高頻的數位訊號、高取樣頻率、高運算速度、高速度的觸發擷取功能、容量大的記憶體深度等等，但價格昂貴且缺點為太重而不易攜帶。口袋型(或稱為PC-Based)的邏輯分析儀除了容易攜帶的優點外，價格也相較便宜許多，其性能因受限於內部沒有高效能的微處理器而使得可量測的數位訊號、取樣頻率、運算速度、觸發擷取功能、記憶體深度等等已不足以量測現今大多數的數位系統。
本論文是以設計並實作出高性能、易攜帶及低單價的邏輯分析儀為研究重點，並且以CPLD為設計元件，省了開IC或ASIC的製作費用及避免了開IC或ASIC失敗的風險。而在技術上以突破CPLD本身元件工作頻率規格2倍以上的鎖相倍頻的做法來達到高取樣頻率。又以CPLD來設計觸發擷取功能，並設計出新的方法能在不需使用高效能的微處理器就可達到高速度的觸發擷取功能，相較於以往需使用工作頻率高於取樣頻率的微處理器來做觸發擷取功能的方式，本論文則是以低於取樣頻率5倍以上的工作頻率達到觸發擷取功能。就IC設計製造及成本的觀點，上述兩點均是以低工作頻率來達到高的性能，而高工作頻率的IC價格可能是低工作頻率IC價格的數倍以上。另外，本論文是以SDRAM來做為記憶體深度，以SDRAM的發展來看，其記憶容量及存取速度是不斷在進步的，故以SDRAM來做記憶深度的設計考量是足以對應未來日益膨脹的訊號量與程式碼容量的需求。

As the development of digital system progresses day by day, engineers must rely on logic analyzer to analyze and understand a lot of signals and program codes. Moreover, engineers do not always work in the company. It is necessary to take the logic analyzer to customers for debug service such PC-based logic analyzer with good performance is required.
Instrument type of logic analyzer has good performance with high frequency bandwidth, high sample rate, high operation speed, high speed of trigger latch function, width memory depth…etc. However, it is so expensive and too heavy that it is difficult to carry. The price of Pocket type (or called PC-based type) of logic analyzer is much cheaper and is easy to carry. However, the performance of Pocket type of logic analyzer is limited. Since there is no microprocessor inside Pocket type of logic analyzer such that frequency bandwidth, sample rate, operation speed, trigger latch function, memory depth…etc are not to suitable for measurements for most high speed digital system nowadays.
In this paper, the design and implementation of a logic analyzer with high performance, easy to carry and low cost are focused. CPLD is used for considerations of cost and design risk. Technically, we use different DLL and data transforms methods to perform high sampling rate and high speed triggering latch function without high operation speed microprocessor. Our design is based on CPLD so that the cost of components is less expensive than that of with high operation speed microprocessor method. In addition, we use SDRAM for storing device for memory depth. According to development of SDRAM, the capacity and access speed of SDRAM are progressing constantly. So using SDRAM as the design of memory depth will meet the requirement of digital system in the future.

目錄
英文摘要 …………………………………………………………………………….1
中文摘要 …………………………………………………………………………….2
感言…………………………………………………………………………………...3
目錄…………………………………………………………………………………...4
圖目錄…………………………………………………………………………….….7
表目錄 ..……………………………….…………………………………………….11
第一章 序論 ………………………………………………………………………12
1.1 邏輯分析儀簡介 ………………………………………………………..12
1.2 研究動機及緣起 ……………………………..…………………………17
1.3 研究方法及流程 ……………..…………………………………………19
1.4 內容大綱 ……………………..…………………………………………19
第二章 文獻回顧……………………………..…………………………………20
2.1 LATCH式鎖相倍頻電路……………….…………………………………20
2.2 USB 資料傳送系統架構…………………...……………………………23
2.3 印刷電路板佈局設計－在真實世界裡的電磁干擾控制 ……....……..27
2.3.1 PC板的堆疊……………………………...………………………27
2.3.2 元件之放置………………………………...……………...……33
2.3.3 隔離 …………..………………………………………..………34
2.3.4 結論 ………………..……………………………………………34
第三章 邏輯分析儀的基本原理…………………………………….………36
3.1 波形數位化 …………………………………..…………………………36
3.2 波形擷取 ………………………………………..………………………37
3.3 觸發電路 ……………………………………..…………………………37
3.4 觸發游標與記憶體的關係 …………………..…………………………38
3.5 傳輸界面與記憶體的關係 ……………………..………………………40
第四章 數位邏輯分析儀設計 …………….…………………………………42
4.1 本電路之概論 ………………………….……………………………….42
4.1.1 本系統之流程圖 …………………..……………………………44
4.1.2 本電路之動作說明 …………………..…………………………47
4.2 本電路之設計 ………………………………………………..…………49
4.2.1取樣單元設計 ……………………………………..…………….49
4.2.2資料儲存單元設計 …………………………………..………….66
4.2.3核心控制單元設計 ………………………………….…………..69
4.2.4微處理器及USB介面單元設計 …………………….…………..74
4.2.5電源管理單元設計 ……………………...………………………79
4.2.6其他單元設計 ………………………………………...…………81
第五章 數位邏輯分析儀電路實作與測試 ……………….……..………..85
5.1 數位邏輯分析儀電路實作 ……………………………………..………85
5.1.1 設計數位邏輯分析儀系統電路架構 …………………..………87
5.1.2 數位邏輯分析儀電路設計及電路圖繪製 ……………..………88
5.1.3 數位邏輯分析儀電路的印刷電路板layout ………….………97
5.1.4 數位邏輯分析儀電路板實作 …………………………………105
5.2 數位邏輯分析儀電路測試 ……………………………………………107
5.2.1 USB Signal Quality …………………………………………108
5.2.2 System Inrush Current ……………………………………..108
5.3 數位邏輯分析儀電腦端軟體 …………………………………………110
5.4 數位邏輯分析儀實測 …………………………………………………111
5.5 數位邏輯分析儀實測結果 ……………………………………………114
第六章 結論 …………………………………………………………………….115
6.1本論文之結論 ………………………………………………….………115
6.2未來之展望及工作 ………………………………………….…………115
參考文獻 ………………………………………………………………………….119

[1] 安捷倫科技16900系列邏輯分析系統產品型錄。
[2] 太克科技TLA5000系列邏輯分析儀產品型錄。
[3] 皇晶科技LA2000P系列邏輯分析儀產品型錄。
[4] 孕龍科技LAP-32100U系列邏輯分析儀產品型錄。
[5] "延遲式全數位鎖相電路設計”, 國立臺灣大學電機工程學研究所碩士論文,
藍浩濤,2002
[6] 陳掁榮譯，"USB 系統架構”，基峰資訊，1998
[7] 陳乃塘，"USB 系統架構圖解”，陸克文化事業有限公司，1999
[8] Chris Cant, "Writing Windows WDM Device Drivers”，R&D
Books，1999
[9] Walter Oney，"Programming the Microsoft Windows Driver
Model”,Microsoft Press，1999
[10] Edward N.Dekker & Joseph M.Newcomer，"Developing Windows
NT Device Drivers”, Addison Wesley，1999
[11] Walter Oney, "System Programming for Windows 95”,
Microsoft Press,1996
[12] Karien Hazzah, "Writing VxD for Widnows 95”,Miller
Freeman,1997
[13]“Universal Serial Bus Specification”，Compaq，Intel，Microsoft，
NEC，Revision 1.1，September 23,1998
[14]“Universal Serial Bus Specification”，Compaq，Hewlett-Packard，
Intel，Lucent，Microsoft，NEC，Philips Revision 2.0，April 27,2000
[15] Bruce Archambeault, "PCB design for real-world EMI control”, Kluwer Academic,2002.
[16] 施幸發，"電子儀表(二)”，台科大圖書股份有限公司，2003
[17] 蕭家源，"電子儀表”，全華科技股分有限公司，2004
[18] "IspMACHTM 4000V/B/C/Z Family Data Sheet”，Lattice Semiconductor
Corporation.2004
[19] "M12L64322A 512K*32Bit*4Banks Synchronous DRAM Data Sheet”，Revision:2.1，Elite Semiconductor Memory Technology Inc.2006
[20] "EM638325 512K*32Bit*4Banks Synchronous DRAM Data Sheet”，Revision:1.4，Eton Technology Inc.2005
[21] "Renesas 16-Bit Single-Chip Microcomputer H8S Family/H8S/2200 Series Data Sheet”，Revision:4.00，Renesas Technology Inc.2004
[22] "XC6202 Series－(High Voltage) Positive Voltage Regulators Data Sheet”，TOREX Semiconductor LTD.2002
[23] "XC6209 Series－High Speed LDO Regulators Data Sheet”，Ver 2，TOREX Semiconductor LTD.2003
[24] "ICS501 LOCO™ PLL CLOCK MULTIPLIER Data Sheet”，Revision:071304，Integrated Circuit Systems ,Inc.
[25] Product Selection Tables ,2005 ,SMD Resistors. Yageo brand.
(www.yageo.com)
[26] "MachXO Family Data Sheet”，Version 01.3， Lattice Semiconductor
Corporation.November 2005