臺灣博碩士論文加值系統

摘要
近年來CMOS在製程技術上不斷的進步，使的它在高頻電路應用上也有不錯的表現。CMOS憑藉它在低成本、高整合度與高成熟度的特質，已逐漸主導了5GHz以下的通訊市場。本論文主要以CMOS射頻無線通訊發射端電路設計為主要的研究方向。在第二章中我們首先介紹功率放大器的設計原理與方法，並且設計了一個兩級的功率放大器。在第三章中主要針對射頻前端升頻混頻器來做介紹，由於升頻混頻器的線性度非常重要，所以我們設計了三種不同架構的雙平衡式升頻混器，並且設計了一個環型平衡器來量測所設計的雙平衡式混頻器，最後並比較這三種混頻器的P1dB和IP3等線性特性來比較其線性度。由於混頻器的本地振盪源信號是由頻率合成器提供，頻率合成器輸出信號的優劣，影響到混頻器輸出的信號品質。第四章中我們探討了鎖相迴路的原理，與設計方法。並且對鎖相迴路的雜訊與迴路濾波器的特性做了很多探討。最後我們設計了2.4 GHz與5.2 GHz兩種ISM頻帶的頻率合成器。由於5.2 GHz對一般除頻電路來說頻率太高，所以在設計上我們先用一個高速除頻電路將頻率降一半下來，再由前置除頻器除頻。並在5.2 GHz頻率合成器中設計了一個四相位輸出的壓控振盪器，方便混頻器作IQ頻道的調變解調，讓頻率合成器與系統的整合更加容易。

Abstract
In these years, CMOS technology has better performance in radio frequency (RF) circuit design by improving the process. The thesis bases on the RF circuit design. In the chapter 2, we introduce the principles and methods of the power amplifier circuit design, and we design a two-stage power amplifier. In the chapter 3, we introduce the RF up-conversion mixer. The linearity of the up-conversion mixer is very important, so we design three kinds of up-conversion mixer to compare their performance. In the chapter 4, we introduce the principles and circuit design of the frequency synthesizer. We also discuss the phase lock loop noise and the loop filter. At last, we design a 2.4GHz and a 5.2GHz frequency synthesizer. Since the 5.2GHz frequency is very fast, we design a high-speed divide-two circuit to half the frequency before the prescaler. In order to easy the system combination, we design a quadrature phase VCO to modulate or demodulate the IQ channel conveniently.

目錄
第一章 導論 1
1.1動機 1
1.2論文架構 2
第二章 1.9 GHz功率放大器之研製 3
2.2 S參數的定義 3
2.3 微波放大器之設計原理 5
2.3.1放大器的基本原理 5
2.3.2功率放大器之重要規格 5
2.3.3穩定性的分析 7
2.3.4 阻抗匹配網路 9
2.4 1.9 GHz功率放大器之電路設計 10
2.4.1 微波功率放大器設計流程 11
2.4.2 直流偏壓網路 12
2.4.3 2.4 GHz放大器製作與量測 12
2.5結論 14
第三章 5.2 GHz混波器之設計 15
3.1 簡介 15
3.2 混波器之基本理論 16
3.2.1 混波器之工作原理 16
3.2.2 被動式混頻器 17
3.2.3 主動式混頻器 18
3.2.4 混波器之重要規格 21
3.3 雙平衡式混波器之設計 23
3.3.1 被動雙平衡式混波器之模擬 24
3.3.2 主動式雙平衡式混波器之模擬 26
3.3.3主動式雙平衡式低電壓混波器之模擬 28
3.4 測試考量與量測結果 30
3.3.1被動式平衡器之設計與量測 30
3.3.2 混頻器之量測結果 33
3.5 結論 39
第四章 頻率合成器之設計 40
4.1 簡介 40
4.2 鎖相迴路工作原理 41
4.2.1 簡介 41
4.2.2 鎖相迴路閉迴路分析 43
4.2.3 相位雜訊的分析 44
4.2.4 整數型鎖相迴路 47
4.2.5 分數型鎖相迴路 48
4.3 壓控震盪器 49
4.3.1簡介 49
4.3.2壓控震盪器基本理論 49
4.3.3相位雜訊 53
4.3.4 平面螺旋電感 55
4.3.5 LC-Tank VCO Design 57
4.4相位頻率偵測器 59
4.5電荷幫浦 62
4.6迴路濾波器 63
4.7除頻器之設計 67
4.7.1 除頻器工作原理 67
4.7.2 前置除頻器 69
4.7.3 可程式計數器 72
4.7.4 屏蔽計數計 72
4.8 2.4 GHz頻率合成器之模擬與 74
4.8.1 壓控振盪器 75
4.8.2除頻器 75
4.8.3相位頻率偵測器與電荷幫浦 77
4.8.4 迴路濾波器 80
4.8.5 鎖相迴路模擬 80
4.9 5.2 GHz頻率合成器之模擬與量測結果 83
4.9.1四相位壓控振盪器 84
4.9.2高速除二除頻器 86
4.9.3鎖相迴路模擬 88
4.10結論 90
第五章 結論 91
參考文獻 92

參考文獻[1] R.F. Pierret, “Semiconductor Device Fundamentals”, Addison Wesley, 1996.[2] Guillermo Gonzolez, “Microwave transistor amplifiers analysis and design”, Prentice-Hall, 1984.[3] Gunhee Han and Edgar Sanchez-Sinencio, “CMOS Transconductance Multipliers: A Tutorial”, IEEE Trans. Circuits and Systems, Part II, vol. 45, pp.1550-1562, Dec.1998.[4] T.H.Lee, The Design of Radio Frequency Integrated Circuits.[5] B. Gilbert, “A precision four-quadrant multiplier with subnanosecond response”, IEEE J. Solid-State Circuits, vol. SC-3, pp.353-365, Dec. 1968.[6] J. Chang, “An Integrated 900 MHz Spread-Spectrum Wireless Receiver in 1-um CMOS and a Suspended Inductor Technique”, UCLA Ph.D dissertation.[7] S. Wu and B. Razavi, “A 900-MHz/1.8GHz CMOS Receiver for Dual-Band Application”, IEEE J. Solid-State Circuits, vol. 33, pp.2178-2185, Dec. 1998.[8] A. Rofougaran, James Y. C. Chang, M. Rofougaran, and A. A. Abidi, “A 1 GHz CMOS RF Front-end IC for a Direct-conversion Wireless Receiver”, IEEE J. Solid State, vol. 31, pp.880-889, July. 1996.[9] I. Bahl and P. Bhartial, Microwave Solid State Circuit Design. New York, NY: Wiley, 1998, pp.178-185.[10] H.Samavati, H.P. Rategh, and T.H. Lee, “A 5-GHz CMOS Wireless LAN Receiver Front End”, IEEE J. Solid-State Circuits, vol. 35, pp.765-772, May. 2000.[11] B. Razavi, RF Microelectronics, Prentice Hall, Inc. 1998.[12] A. Kajiwara and M. Nakagawa, “A New PLL Frequency Synthesizer with High Switching Speed”, IEEE Transactions on Vehicular Technology, vol. 41, November 1992, pp.407-413.[13] G. Gonzalez , “Microwave transistor Amplifier Analysis and Design”, Prentice Hall, 1994, p209.[14] G.D. Vendelin, A.M. Pavio, U.L. Rohade, “Microwave Circuit Design Using Linear and Nonlinear Techniques”, Wiley Interscience, 1990, Chapter 6.[15] Behzad Razavi, Kwing F. Lee and Ran-Hong Yan, “A 13.4GHz CMOS Frequency Divider”, ISSCC 1994, pp.176-177.[16] HongMo Wang, “A 1.8V 3mW 16.8GHz Frequency Divider in 0.25 um CMOS”, ISSCC 2000, pp.196-197.[17] 張家賢, “一個2V 5GHz CMOS非整數頻率合成器與何差調變器設計”, 中央大學電機所碩士論文, 2001.[18] M. Soyuer and R.G. Meyer, “Frequency Limitation of a Conventional Phase-Frequency Detector”, IEEE J. Solid-State Circuits, vol. 25, pp.1019-1022, Aug. 1990.[19] H.Samavati, H.P. Rategh, and T.H. Lee, “A CMOS frequency synthesizer with an injection-locked frequency divider for a 5-GHz wireless LAN receiver”, IEEE J. Solid-State Circuits, Vol. 35, pp.780-787, May 2000.[20] Christopher Lam and Behzad Razavi, “A 2.6-GHz/5.2GHz Frequency Synthesizer in 0.4-um CMOS Technology”, IEEE J. Solid-State Circuits, vol. 35, May 2000, pp. 788-794.[21] Behzad Razavi, Kwing F. Lee and Ran-Hong Yan, “Design of High-Speed, Low-Power Frequency Dividers and Phase-Locked Loops in Deep Submicron CMOS”, IEEE J. Solid-State Circuits, vol. 30, No. 2, Feb. 1995