臺灣博碩士論文加值系統

興建一座半導體晶圓製造廠往往需要至少五至七佰億新台幣，加上晶圓製造的加工途程，具有高度的迴流（Reentrant）特性，造成物料搬運活動非常頻繁。因此，晶圓製造廠的佈置方式以及自動化搬運系統的配置在初期規劃階段就顯得格外的重要。目前晶圓製造廠的佈置方式是以脊椎式（Spine）佈置為主，其目的是為了尋找一個運輸成本最低、物流最順暢，並且能夠減少搬運車碰撞與振動的最好佈置方式。
本研究結合遺傳演算法（Genetic Algorithm, GA）以及空間填滿曲線（Space-Filling Curve, SFC）的優點，藉由田口實驗設計的方法，求得演算法的最佳參數組合，同時針對12個脊椎式設施佈置的案例加以測試。每個案例各有四種不同的物流方向，包含順時針單向、雙向、順時針單向加一捷徑、雙向加一捷徑等，探討其搬運成本的差異。最後將本研究與其它演算法所得結果做一比較與分析，結果發現本演算法的求解品質績效為96％以上，在求解20個工作站案例中，所得到的最佳解已經優於目前已知的最佳解。

The construction cost for the wafer lab. of a semiconductor manufacturing is about NT$ 50 to 70 billons. Due to the higher reentrant characteristics of the manufacturing routing, the automated material handling system and the layout of the manufacturing fab. will determine the manufacturing efficiency at the earlier planning stage. Current of the wafer fab. manufacturing layouts are mostly based on the spine layout concepts. The spine layout is to allocate the material handling system at the center (like the spine of human body) of the manufactory facilities, the rest of the bays are assigned to areas along the spine. This layout can reduce the material handling distance (time) and decrease the collision and vibration of the material handling systems.
This study will combine the genetic algorithm (GA) and the space filling curve (SFC) method to solve the facility layout problem of the wafer fab. manufacturing system. We also employ the Taquchi method to find out the best combination of the design parameters. The layout improvement heuristics are evaluated on 12 study cases of fab. layouts with 8 to 20 bays. Four different material flow directions (clockwise, bi-direction, clockwise with a short cut, and bi-direction with a short cut) will be analyzed to compare the material handling cost. The results showed that the quality of solution is more than 96%. In 20 bays case, the solutions obtained are better than previous results.

中文摘要 I
英文摘要 II
誌謝 III
表目錄 VI
圖目錄 VII
第一章 緒論 1
1.1 研究背景與動機 1
1.2 研究目的 2
1.3 研究範圍與假設 2
1.4 研究步驟 3
第二章 文獻探討 5
2.1 設施佈置問題之分析模式 5
2.2 空間填滿曲線 6
2.3 遺傳演算法 8
2.3.1遺傳演算法簡介 8
2.3.2遺傳演算法的名詞解釋 8
2.3.3遺傳演算法的系統設定 9
2.3.4遺傳演算法基本運算子 10
2.3.5遺傳演算法之演算流程 18
2.3.6遺傳演算法之優缺點 19
2.4 田口方法簡介 20
第三章 半導體晶圓廠簡介 23
3.1 半導體晶圓的製造流程 23
3.2 半導體晶圓廠的佈置現況與自動化搬運系統 24
3.3 半導體設施佈置相關文獻回顧 26
第四章 模式建立 31
4.1 建立目標模式 31
4.2 研究假設 32
4.3 部門中心的計算方式 33
4.4 部門距離的計算 33
4.4.1 以重心法為部門中心 33
4.4.2 以暫存區為部門中心 40
4.5 遺傳演算法的使用說明 40
4.5.1 染色體的編碼、解碼及適應度函數 40
4.5.2 初始母體產生的方法 41
4.5.3 複製的方法 41
4.5.4 交配的方法 41
4.5.5 突變的方法 41
4.5.6 結束法則 42
4.5.7 遺傳演算法流程 42
4.6 程式的輸出入資料 42
第五章 實驗設計與結果分析 46
5.1 測試例題說明 46
5.2 程式執行環境 46
5.3 遺傳演算法之參數設計 47
5.4.1 前期試驗 48
5.4.2 田口實驗 50
5.5 改善績效比較 52
5.5.1 遺傳演算法與列舉法、兩階段法比較分析 52
5.5.2 遺傳演算法與模擬退火法比較分析 55
第六章 結論與建議 60
6.1 結論 60
6.2 建議 60
參考文獻 62
附錄一 67
測試例題題組資料 67
附錄二 74
以重心法為工作中心，雙向搬運測試數據 74
表目錄
表5-1 測試例題題組表………..…………………………………….…46
表5-2 因子及其水準表………..……………………………………….47
表5-3 L16 （44）直交表……………………………………………….48
表5-4 前測試驗四種組合變異係數表...………………………………49
表5-5 前測試驗數據表…………………….……………….………….49
表5-6 田口實驗數據與S/N值表………………………..…………….50
表5-7 各因子水準的S/N值回應值表…………………………………51
表5-8 各因子最佳參數組合表………………………………………...51
表5-9 驗証實驗數據表………………………………………………...52
表5-10 列舉法、兩階段法與遺傳演算法距離比較表……………….53
表5-11 列舉法、兩階段法與遺傳演算法運算時間比較表………….54
表5-12 模擬退火演算法與遺傳基因演算法比較表………………….56
表5-13 兩種演算法測試10次搬運成本比較表………………………58
表5-14 兩種演算法測試10次運算時間比較表.……………………59
圖目錄
圖1-1 研究流程圖……………………………………………………….4
圖2-1 Hilbert Curve之基本型態………………………………………..6
圖2-2 Hilbert Curve之一………………………………………………..6
圖2-3 Hilbert Curve之二………………………………………………..6
圖2-4 系統化的放置方式………………………………………………...7
圖2-5 單點交配法……………………………………………………….12
圖2-6 雙點交配法……………………………………………………….12
圖2-7均勻交配法………………………………………………………..13
圖2-8 部分對應交配法………………………………………………….13
圖2-9 順序交配法……………………………………………………….14
圖2-10 循環交配法……………………………………………………...15
圖2-11 順序導向突變法………………………………………………...16
圖2-12 反轉突變法……………………………………………………...16
圖2-13 位置導向突變法………………………………………………...16
圖2-14 結合突變法……………………………………………………...17
圖2-15 Lwbf法…………………………………………………………17
圖2-16遺傳演算法示意圖 ……………………………………………...18
圖3-1 半導體晶圓製程示意圖……………………….…………………23
圖3-2 脊椎式設施佈置圖…………….…………………………………25
圖3-3 外圍式設施佈置圖…………….…………………………………25
圖4-1 單向－順時針同一區兩工作站間之距離圖示（a.、b.）….…..34
圖4-2 單向－順時針同一區兩工作站間之距離圖示（c.、d.）….…..34
圖4-3 單向－順時針不同區兩工作站間之距離圖示（a.）…….…….35
圖4-4 單向－順時針不同區兩工作站間之距離圖示（b.）…….…….35
圖4-5 雙向同區兩工作站間之距離圖示…. ……………………….…..36
圖4-6 雙向不同區兩工作站間之距離圖示………………………….…36
圖4-7 單向－順時針加捷徑同N區兩工作站間之距離圖示（a.）..…37
圖4-8 單向－順時針加捷徑同S區兩工作站間之距離圖示（b.）.….37
圖4-9 單向－順時針加捷徑不同區兩工作站間之距離圖示（a.）…..38
圖4-10 單向－順時針加捷徑不同區兩工作站間之距離圖示（b.）…38
圖4-11 雙向加捷徑不同區兩工作站間之距離圖示（a.）……………39
圖4-12 雙向加捷徑不同區兩工作站間之距離圖示（b.）……………39
圖4-13 基因演算法流程………………………………………………...43
圖4-14 輸入工廠及各工作站長度、寬度資料…………………………44
圖4-15 輸入工作站間的流量矩陣……………………………………...44
圖4-16 輸入遺傳演算法各參數值……………………………………...45
圖4-17 起始佈置及最終佈置結果輸出………………………………...45
圖5-1 各因子水準S/N值回應圖. ………………………………………51
圖5-2 列舉法、兩階段法與遺傳演算法運算時間比較圖.……………54
圖5-3 11個工作站運算時間比較圖.………………………………….57
圖5-4 13個工作站運算時間比較圖.………………………………….57
圖5-5 14個工作站運算時間比較圖.………………………………….57

http://www.ampoc.com.tw/chtml/e-productl.html ，半導體晶圓製程簡介。
王昭志，「晶圓廠設施規劃改善方法之研究」，中原大學工業工程研究所，碩士論文，1997。
古美玉，「應用模擬退火法於椎脊式設施規劃之研究─以半導體廠為例」，元智大學工業工程研究所，碩士論文，1999。
呂昌儒，「應用模糊理論求解多目標設施規劃問題」，元智工學院工業工程研究所，碩士論文，1996。
吳榮義，「審慎考慮開放八吋晶圓廠赴中國大陸投資」，台灣經濟研究院，2002年3月9日。資料來源：http://www.tier.org.tw/910309.htm。
林則孟、郭曜賑，「半導體廠之自動物料搬運系統模擬分析」，第一屆海峽兩岸製造技術研討會論文集，第40-47頁，2000。
林則孟、吳俊寬、楊景如，「晶圓廠連接式自動化物料搬運系統之搬運車管理架構解析」，Journal of the Chinese Institute of Industrial Engineers, Vol. 19, No. 4, pp.1-10 , 2002。
洪瑞鴻，「整合定性與定量因子在晶圓廠設施佈置之研究」，中原大學工業工程研究所，碩士論文，1998。
徐盛宏，「群組技術於晶圓廠佈置之應用」，中原大學工業工程研究所，碩士論文，1997。
陳柏宏，「應用基因演算法於水火力發電排程問題之研究」，國立台灣工業技術學院，博士論文，1995。
張詔帆、解謀東，「以製程層為基礎的半導體工廠佈置」， 機械工業雜誌，十月號，第210-219頁，1998。
彭國銘，「晶圓製造廠設施規劃改善之研究」，中原大學工業工程研究所，碩士論文，2001。
鄒少雄，「使用雙向天車下晶圓廠設施佈置之研究」，中原大學工業工程研究所，碩士論文，1998。
蕭智仁、張詔帆、張少棟，「半導體製造廠的工廠佈置與物料搬運」，機械工業雜誌，十月號，第188-199頁，1997。
魏宗徹，「整合時窗限制與回程撿收之多車種車輛途程問題」，元智大學工業工程與管理研究所，碩士論文，2001。
Armour, G. C. and E. S. Buffa, “A Heuristic Algorithm and Simulation Approach to Relative Allocation of Facilities,” Management Science, Vol. 9, No. 2, pp. 294-300, 1963.
Banerjee, P., “A Manufacturing Layout Reasoning Architecture Based on Automated Integration of Linear Objective Optimization and Non-Linear Qualitative Analysis,” Ph. D. Thesis, Purdue University, West Lafayette, Indian. 1990.
Bozer, Y. A., R. D. Meller, and S. J. Erlebacher, “An Improvement-type Layout Algorithm for Single and Multiple-floor Facilities,” Management Science, Vol. 40, No. 7, pp. 918-932, 1994.
Brain, M., R. Gould, U. Kaempf, and B. Wehrung, “Emerging Needs for Continuous Flow FOUP Transport”, Electronics Manufacturing Technology Symposium, Twenty-Fourth IEEE/CPMT, pp. 76-82, 1999.
Cardarelli, G. and P. M. Pelagagge, Simulation Tool for Design and Management Optimization of Automated Interbay Material Handling and Storage Systems for Large Wafer Web”, IEEE Transections on Semiconductor Manufacturing, Vol. 8, pp. 9-16, Feb.1995.
Cambell, P. L. and G. Laitinen, “Overhead Intrabay Automation and Microstocking. A Virtual Fab Case Study”, Advanced Semiconductor Manufacturing Conference and Workshop, IEEE/SEMI, pp. 368-372, 1997.
Chang, C. F. and S. K. Chang, “A Layer-Based Approach for Semiconductor Fabrication Facilities”, Advanced Semiconductor Manufacturing Conference and Workshop, IEEE/SEMI, pp. 385-390, 1998.
Drezner, Z., “DISCON: A New Method for the Layout Problem,” Operations Research Vol. 28, No. 6, pp. 1375-1384, 1980.
Donaghey, C. E., and V. F. Pire, “Solving the Facility Layout Problem with BOLCPLAN,” Industrial Engineering Department, University of Houston, TX, 1990.
Edwards, H. K., B. E. Gillett, and M. C. Hale, “Modular Allocation Technique （MAT）,” Management Science, Vol. 17, No. 3, pp. 161-169, 1970.
Geiger, C. D., R. Hase, C. G. Takoudis, and R. Uzsoy, ”Alternative Facility Layouts for Semiconductor Wafer Fabrication Facilities”, IEEE Transactions on Components, Packaging, and Manufacturing Technology, Part C: Manufacturing, Vol. 20, No. 2, pp. 152-163, 1997.
Hassan, M. M. D. and G. L. Hogg, “On Construction a Block Layout by Graph Theory,” International Journal of Production Research, Vol. 29, No. 6, pp. 1263-1287, 1991.
Hillier, F. S., “Quantitative tools for plant layout analysis,” Journal of industrial engineering, Vol. 14, No. 1, pp. 33-40, 1963.
Hillier, F. S. and M. M. Conners, “Quadratic Assignment Problem Algorithms and the Locations of Indivisible Facilities,” Management Science, Vol. 13, No. 1, pp. 42-57, 1966.
Holland, J., Adaptation in Natural and Artificial systems, University of Michigan Press, Ann Arbor, 1975.
Hu, M. H., “Microcomputer Aided Facility Layout Via Graphics-MIFLAG II,” Proceedings of 1988 Annual CIIE Conference, pp. 615-640, 1988.
Khalil, T. M., “Facilities Relative Allocation Technique （FRAT）,” International Journal of Productions Research, Vol. 11, No. 2, pp. 183-194,.1973.
Kurosaki, R., N. Nagao, H. Komada, Y. Watanabe, and H. Yano, “AMHS for 300mm Wafer”, IEEE International Symposium on Semiconductor Manufacturing Conference Proceedings, pp. D13-D16, 1997.
Kusiak, A., and S. S. Heragu, “The Facility Layout Problem,” European Journal of Operational Research, Vol. 29, pp. 229-251, 1987.
Langevin, A., B. Montreuil, and D. Riopel, ”Spine Layout Design”, International Journal of Production Research, Vol. 32, No. 2, pp. 429-442, 1994.
Lee, R. C., and J. M. Moore, “CORELAP-Computerized Relationship Layout Planning,” Journal of Industrial Engineering, Vol. 18, pp. 195-200, 1967.
Mitchell, W., “Semiconductor Factory Automation”, Solid State Technology, Vol. 89, pp. 89-96, 1996.
Montreuil, B., “A Modeling Framework for Integrating Layout Design and Flow Network Design,” Proceedings of Material Handling Research Colloquium, Hebron, KY, pp. 43-58, 1990.
Muther, R., “Systematic Layout Planning,” Industrial Institute, Boston, 1973.
Muther, R. and K. McPherson, “Four Approaches to Computerized Layout Planning,” Industrial Engineering, February, pp. 39-42, 1970.
Peters, B. A. and T. H. Yang, “Integrated Facility Layout and Material Handling System Design in Semiconductor Fabrication Facilities,” IEEE Transactions on Semiconductor Manufacturing, Vol. 10, No. 3, pp. 360-396, 1997.
Plata, J. J., “300mm Fab Design-A Total Factory Perspective”, IEEE International Symposium on Semiconductor Manufacturing Conference Proceedings, pp. A5-A8, 1997.
Pillai, D., T. Quinn, K. Kryder, and D. Charlson, “Integration of 300mm Fab Layouts and Material Handling Automation”, IEEE International Symposium on Semiconductor Manufacturing Conference Proceedings, pp. 23-26, 1999.
Raoot, A. D. and A. Rakshit, “An Experimental Comparison of Systematic Placement Procedures for Facility Layout Design,” International Journal of Production Research, Vol. 31, No. 7, pp. 1735-1756, 1993.
Scriabin, M. and R. C. Vergin, “A Cluster-Analytic Approach to Facility Layout,” Management Science, Vol. 31, No. 1, pp. 33-49, 1985.
Scott, R., K. Potti, T. Perkinson, and J. Berry, “Massively Clustered Highly Modular Fab Design,” Factory Design Challenges for 300mm Fabs, SEMICON West96, San Francisco, CA, 1996.
Seehof, J. M. and W. O. Evans, “Automated Layout Design Program,” Journal of Industrial Engineering, Vol. 18, pp. 690-695, 1967.
Sikich, J., “Development and Implementation of an Automated Wafer Transport System”, Advanced Semiconductor Manufacturing Conference and Workshop, IEEE/SEMI, pp. 400-404, 1998.
Tam, K. Y. and S. G. Li, “A Hierarchical Approach to the Facility Layout Problem,” International Journal of Production Research, Vol. 29, No. 1, pp. 165-184, 1991.
Tate, D. M. and A. E. Smith, “Unequal-area Facility Layout by Genetic Search,” IIE Trans., Vol. 27, pp. 465-472, 1995.
Tompkins, J. A. and R. Jr. Reed, “An Applied Model for the Facilities Design Problem,” International journal of Production Research, Vol. 14, No. 5, pp. 583-595, 1976.
Vollmann, T. E., C. E. Nugent and R. L. Zartler, “A Computerized Model for Office Layout,” Journal of Industrial Engineering, Vol. 11, No. 7, pp. 321-327, 1968.
Yang, T. H. and B. A. Peters, “A Spine Layout Design Method for Semiconductor Fabrication Facilities Containing Automated Material-Handling Systems,” International Journal of Operations & Production Management, Vol. 17, No. 5, pp. 490-501, 1997.