跳到主要內容

臺灣博碩士論文加值系統

(216.73.216.40) 您好!臺灣時間:2026/06/16 22:07
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:吳兆鈞
研究生(外文):Wu, Chau-Ching
論文名稱:非同步適應性迴音消除器之設計與實現
論文名稱(外文):Design and Implementation of An Asynchronous Adaptive Echo Canceller
指導教授:周哲民
指導教授(外文):Jer-Min Jou
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:86
語文別:中文
論文頁數:1
中文關鍵詞:非同步適應性濾波器迴音消除器
外文關鍵詞:AsynchronousAdaptive FIRLMSEcho Canceller
相關次數:
  • 被引用被引用:0
  • 點閱點閱:160
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
長久以來,回音的問題在許多地方困擾著我們。諸如在電話或衛星通訊
系統、或在以麥克風-揚聲器為基礎的通訊系統:如免手持電話系統、視
訊會議系統、或遠距離教學通訊系統等,回音的產生會造成整體通訊品質
的降低並且對使用者造成困擾。因此本篇論文中,我們將設計一個以LMS
演算法和適應性濾器為基礎的非同步回音消除器來解決這個問題。 在整
個的設計過程中,首先我們採用以二的羃次為收斂函數來簡化LMS演算法
的複雜度;接下來我們採取管線式(pipeline)的方法來設計硬體的架構。
這兩個方法使我們大大地降低了我們所需的硬體。另外、為了提升速度,
我們採以非同步的方式代替傳統的同步方式來設計電路。傳統的同步電路
因為使用整體脈衝(global clock)來控制電路的行為,因此速度受限於組
合電路的最長路徑,並且會造成clock skew等問題。而非同步的設計方式
由於不使用整體脈衝,因此速度上明顯提升許多,並且無clock skew的問
題。另外它尚有低功率及易擴充性等優點,這些都是吸引我們採用這種方
式的原因。 而在硬體的模擬上,由於以往晶片在製造上往返需花費相當
的時日,因此我們採以FPGA(Field Programable Gate Array)為基礎的方
式來驗證我們的電路。 最後我們的設計在Altera公司所提供的Max
plus-II 8.0 version 軟體環境下來驗證我們的電路,並且成功地安規到
FlEX10k Series EPF10K100GC503-3這顆晶片上,並且取樣頻率可在400k
Hz的高速下操作。

Echo has disturbed us under many conditions for a long time.
For example, it might occur in telephone or satellite
communication system or in microphone-loudspeaker based system.
The appearance of echo in these communication systems will
reduce the communication quality and cause the user feel
uncomfortable. Thus in this thesis, we developed a LMS algorithm
and adaptive filter based asynchronous echo canceller to solve
this problem. During the design procedure, we firstadopt a
simplified LMS algorithm with power of two convergence factor to
reduce the complexity of the algorithm. Following, we design the
hardware structure using pipeline style. These two methods
drastically reduce the requirement of hardware area. Additional,
in order to improve the speed of the echo canceller, we adopt
asynchronous design styleinstead of conventional synchronous
style. Besides, the advantages of lower power consumptionand
easy to extend and modify are also the reasonsthat appeal us.
The whole design is simulated using Altera MAXPLUS II ver.8.0
software and it successfully fits into the EPF10K100GC503-3 of
FLEX 10k series. The sampling rate of final implement can
operate at the high speed of 400k HZ.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top