臺灣博碩士論文加值系統

近年來，隨著半導體產業的發達，高功率元件經常被應用在許多電力電子方面。其形式基本上分為水平式及垂直式兩種，為了讓功率元件能夠與平面製程容易做整合，勢必將垂直式元件改為橫向式的設計。而橫向式元件之中最常使用到的便是橫向式雙擴散金氧半場效電晶體。功率元件的各種改良結構都會使成本上升，因此在低生產成本的情況下能提升元件效能是一件非常困難的事情。
本論文使用製程模擬軟體silvaco來對應用了Reduce Surface Field(RESURF)的橫向式雙擴散金氧半場效電晶體做整個元件的製程模擬和電性模擬，透過優化的RESURF橫向式雙擴散金氧半場效電晶體結構深度去做比較分析，讓元件模擬操作從熱平衡到崩潰的過程中去比較，包括電場、衝擊游離化係數、電位線、空乏區等等的元件特性，之後透過RESURF原理分別改變了漂移區濃度、漂移區長度、磊晶層厚度來進而得到比較好的分析取得較佳的製程參數。

High power devices have recently been widely applied in the field of power electronics with the development of semiconductor industry. The structures of power devices are basically either horizontal or vertical. In order to better integrate power devices into planar process, previous vertical-structure power devices should be changed into lateral-structure design. During the process, the most commonly used device is the laterally double-diffused metal oxide semiconductor field-effect transistor (LDMOSFET). Any kind of improvements designed for power devices would lead to cost increase, and it is therefore difficult to enhance the efficiency of the power device while reducing the cost of its production.
In this study, we use the simulation software Silvaco to figure out the simulation result of the process and the electrical of LDMOSFET’s Reduced Surface Field (RESURF). We do the comparison of the characteristics electric field, impact ionization coefficient, potential, and the depletion region between optimized RESURF LDMOSFET structure and the depth of the traditional LDMOSFET. We do the comparison from the process of thermal equilibrium to breakdown. In order to gain a better process parameter, we change the concentration of drift region, length of drift region and thickness of epitaxial layer.

目錄
摘要 I
Abstract II
目錄 III
表目錄 V
圖目錄 VI
第一章 緒論 1
1-1 前言 1
1-2 研究動機 1
1-3 論文架構 2
第二章 降低表面電場(RESURF)建立及原理 3
2-1 降低表面電場RESURF原理 3
2-2 理想與實際表面電場E(x)之分布 5
第三章 RESURF LDMOSFET模擬與分析 7
3-1 元件操作原理 7
3-2 元件崩潰機制 8
3-2-1 稽納崩潰 8
3-2-2 氧化層崩潰 9
3-2-3 雪崩崩潰 9
3-3 衝擊游離化(Multiplication coefficient) 10
3-4 理論分析軟體簡介 11
3-5 RESURF LDMOSFET相關製程參數模擬 13
3-5-1 設定固定與變動參數 13
3-5-2 電性參數定義 15
3-5-3 RESURF LDMOSFET結構性能分析 16
第四章 RESURF LDMOSFET參數調變 20
4-1 RESURF LDMOSFET的導通電阻(On resistance) 20
4-2 VBD與Ron的模擬與分析 21
4-2-1 Nd對VBD、Ron的影響 21
4-2-2 Tepi對VBD、Ron的影響 23
4-2-3 Ld對VBD、Ron的影響 25
第五章 結論 28
參考文獻 29













表目錄
表 3-1 固定參數表 13
表 4-1 三種變動參數的變動範圍 21
表 4-2 三種變動參數不同變數對應的VBD、Ron比較表 27



























圖目錄
圖 1-1 金氧半場效電晶體安全操作區域 1
圖 2-1 N通道RESURF LDMOSFET電晶體的基本結構圖 3
圖 2-2 漂移區的空乏區隨磊晶層逐漸降低而推展的圖形 4
圖 2-3 RESURF LDMOSFET的兩個崩潰限制 5
圖 2-4 理想與實際表面電場E(x)分布圖 6
圖 3-1 增強型n-MOSFET的輸出特性ID-VDS曲線圖 7
圖 3-2 p-n接面的稽納崩潰機制穿透效應 8
圖 3-4 ATLAS軟體輸入與輸出端的示意圖 11
圖 3-5 ATLAS軟體運作流程圖 12
圖 3-6 元件固定與變動參數 14
圖 3-7 RESURF LDMOSFET基本結構圖 14
圖 3-8 ID-VDS特性曲線圖 15
圖 3-9 ID-VDS崩潰電壓曲線圖 15
圖 3-10 ID-VGS臨界電壓曲線圖 16
圖 3-11 元件由熱平衡到崩潰當下的衝擊游離化分布圖 17
圖 3-12 結構某參數條件下，VDS = 200V時的電位線 17
圖 3-13 VDS = 200V時(a)橫向表面電場E(x) (b)縱向電場E(y) 18
圖 3-14 RESURF LDMOSFET可能發生崩潰的位置圖 18
圖 3-15 橫向表面電場E(x)隨VDS每50V增加到崩潰當下而增長的圖形 19
圖 3-16 縱向電場E(y)隨VDS每50V增加到崩潰當下而增長的圖形 19
圖 4-1 RESURF LDMOSFET的導通電阻 20
圖 4-2 不同Nd下VBD的變化圖 21
圖 4-3 結構在不同Nd下VDS = 100V時，崩潰位置圖 22
圖 4-4 結構在不同Nd下VDS = 100V時，橫向表面電場E(x)與縱向電場E(y)的圖 形 22
圖 4-5 不同Nd下Ron的變化圖 23
圖 4-6 不同Tepi下VBD的變化圖 23
圖 4-7 結構在不同Tepi下VDS = 200V時，橫向表面電場E(x)的圖形 24
圖 4-8結構在不同Tepi下VDS = 200V時，縱向電場E(y)的圖形 24
圖 4-9 結構在不同Tepi下VDS = 200V時，崩潰位置圖 25
圖 4-10 不同Tepi下Ron的變化圖 25
圖 4-11 不同Ld下VBD的變化圖 26
圖 4-12 結構在不同Ld下VDS = 100V時，縱向電場E(x)的圖形 26
圖 4-13 不同Ld下Ron的變化圖 27

[1]PHILIP L. HOWER,“Power Semiconductor Devices:An Over view”,Proc. IEEE,pp.335-
342,1988.
[2]B. Murari et al.,“Smart Power ICs Technologies and Applications”,Springer edition,1995.
[3]T. Kobayashi et al.,“High-Voltage Power MOSFETs Reached Almost to the Silicon
Limit”,Proc. International Symposium on Power Semiconductor Devices & ICs, pp.435-
438, 2001.
[4]B. Jayant Baliga, Power Semiconductor Devices, Copyright 1996 by PWS.
[5]J. A. Appeal,H. M. J. Vaes,“High Voltage Thin Layer Devices (RESURF Devices)”,IEDM
Tech.Dig.,238-239.1979.
[6]S. Colak,B. Singer,E. stupp,“Lateral DMOS Power Transistor Design”IEEE Electron Device letters,Vol.EDL-1,pp.51-53,1980.
[7]G. Charitat, A.Near and P. Rossel,“High Voltage RESURF LDMOSFET for Smart Power
Integrated Circuits,” Revue De Physique Applique,pp.993-1000,1989.
[8]Sze,S. M,Semiconductor Device Letters,Vol.EDL-1,pp.51-53,1980.
[9]Donald A. Neamen, Semiconductor Physics & Devices, Second Edition, Copyright
1997.1992 by McGraw-Hill Inc.
[10]吳長鑫。浮接場板結構橫向雙擴散金氧半場效電晶體之最佳化設計。國立清華大
學碩士論文。
[11]BJ Baliga, Fundamentals of Power Semiconductor Devices, doi: 10.1007/978-0-387-
47314-7_3, c Springer Science + Business Media, LLC 2008.
[12]S. C. Sun and J. D. Plummer,“Modeling of On-Resistance of LDMOSFET,VDMOS,and
VMOS Power Transistor,”ED-27,no.2,pp213-224,1980.
[13]李國維。高耐壓低表面電場(RESURF)LDMOS電晶體之分析。國立清華大學碩士
論文。
[14]J.A.Appels and H.M.J. Vaes“High Voltage Thin Layer Devices (RESURF DEVICES),”IDEM Tech.Dig.,1979,pp238-241.
[15]Qun Lu, P Ratnam and Andre. T. Salama, “Novel High Voltage Silicon-on-Insulator MOSFETs,”Soild-State Electronics, vol35,no.12,pp1745-175-,1992.
[16]S. Mukherjee, C. J. Chow, K. Shaw, D. Mcarthur and V. Rumennik, “The Effect of SIPOS Passition on DC and Swiching Performance of High Voltage MOS Transistors,”IEDM.pp646-649,1986.
[17]V. A. K. Tempel and W. Tantraporn,“Junction Termination Extension for Near-Ideal Breakdown Voltage in p-n Junctions,”ED-33,pp1601-1608,1986.
[18]C. B. Goud and K. N. Bhat, “Two-Dimension Analysis and Design Considerations of High Voltage Plannar Junctions Equipped with Field Plate and Guard Ring,”ED-38,no.6 pp1497-1504.