臺灣博碩士論文加值系統

本論文主要是分析由3~7個MOS電晶體、Bipolar電晶體與電阻(R)構建而成的負微分電阻元件，以半導體元件物理為理論分析之基礎，進行NDR元件之各電晶體分析與方程式推導、H-spice電路模擬與下線IC進行量測等四方面著手，理論分析是由各元件之物理參數配合推導之方程式，並以Mathematica軟體執行理論型式的NDR元件之I-V特性曲線，再與H-spice模擬軟體、下線IC經實際量測三者所得之I-V特性曲線做進一步的比對與討論。
分析的NDR元件分別有：一、MOS-NDR元件，二、BiCMOS-NDR元件，三、改良式BiCMOS-NDR元件。第一個電路之負電阻元件是由四個MOS電晶體所組成，故稱為MOS-NDR元件。MOS為目前被廣泛應用於邏輯電路之重要元件，其具有較低操作電壓、高的元件密度與非常高的製程良率。第二個電路為BiCMOS-NDR元件，BiCMOS為一新式製程技術，其同時具有前述之MOS電晶體具有的優點，與Bipolar電晶體具有較快的開關速度之優點。
NDR元件有幾個重要的參數，如：谷值電流(IV)、峰值電流(IP)、峰值電壓(VP)、谷值電壓(VV)與負微分電阻(RN)，負電阻特性可藉著調變NDR元件中，各電晶體通道之長寬比(W/L)，來得到不同的峰值電流與谷值電流比(IP/IV)。

In this work, we study the NDR (negative differential resistance) devices about 3 to 7of MOSFETs, Bipolar transistors and resistances constituted a NDR device. Theoretical analyses are based on semiconductor devices physics. The analyses proceed with transistor analysis and output characteristics of NDR, devices simulated by HSPICE program, equations of inference, and the fabricated devices. Theoretical analyses are according to physical parameters of devices to match the equations of inference. The output characteristics of NDR devices are gave Mathematica programs. We have compared and discussed the results with the fabricated devices and H-spice simulations.
The NDR device which have been analyzed are: 1.MOS-NDR devices; 2.BiCMOS-NDR; 3.improved BiCMOS-NDR. MOS-NDR devices of the first consisted of four MOSFETs, is called MOS-NDR device. The MOSFET is now the most important device for very-large-scale integrated (VLSI) circuit and is used extensively in microprocessors and semiconductor memories having thousands of individual components on a chip. The most importance is that a MOSFET can be readily scaled down, low operated voltage and will take up less space than a bipolar transistor using the same design rules. The second is BiCMOS-NDR device. Which is a novel process technology, it both has advantages of MOSFETs and reach ultrafast operating speed to BJT.
There are many important parameters of NDR devices, for example: valley current(IV), peak current(IP), peak voltage(VP), valley voltage(VV) and negative differential resistance(RN), output characteristic of NDR device can be modulated length-width ratio of channel of transistors, which could obtain many kinds of the peak-valley current ratio.

中文摘要 i
英文摘要 ii
誌謝 iv
目錄 v
表目錄 vii
圖目錄 viii
符號說明 xi
一、緒論 1
二、MOS電晶體之基本原理 5
2.1 MOS 二極體 6
2.1.1 理想MOS 二極體之基本特性 6
2.1.2 表面空乏區 12
2.1.3 理想MOS 曲線 15
2.2 MOS 電晶體之基本特性 18
2.2.1 MOS 電晶體之線性區和飽和區 18
2.2.2 臨界電壓 27
2.3 MOSFET 微縮 28
2.3.1 短通道效應 28
2.3.2 線性區中臨界電壓下滑(threshold voltage roll-off) 29
2.3.3 汲極引致能障下降(Drain-Induced Barrier Lowering) 32
2.3.4 本體擊穿效應 34
2.3.5 元件微縮規則 35
三、MOS-NDR 之理論分析 37
3.1 MOS-NDR 之基本動作原理 37
3.1.1 第一正電阻區 40
3.1.2 負電阻區之一 42
3.1.3 負電阻區之二 44
3.1.4 第二正電阻區 45
3.1.5 分析mn1 電晶體經調變之I-V 特性曲線 46
3.1.6 分析mn2 電晶體經調變之I-V 特性曲線 47
3.1.7 分析mn3 電晶體經調變之I-V 特性曲線 48
3.1.8 分析mp4 電晶體經調變之I-V 特性曲線 49
3.1.9 分析VGG 定電壓經調變之I-V 特性曲線 50
3.2 實驗結果與討論 51
3.3 結論 54
四、BiCMOS-NDR 之理論分析 55
4.1 BiCMOS-NDR 之基本動作原理 55
4.1.1 零電流區 58
4.1.2 第一正電阻區 59
4.1.3 負電阻區 63
4.1.4 第二正電阻區 64
4.1.5 分析mn1 電晶體經調變之I-V 特性曲線 65
4.1.6 分析mn2 電晶體經調變之I-V 特性曲線 66
4.1.7 分析mn3 電晶體經調變之I-V 特性曲線 67
4.1.8 分析mp4 電晶體經調變之I-V 特性曲線 68
4.1.9 分析電阻R 經調變之I-V 特性曲線 69
4.2 實驗結果與討論 70
4.3 結論 73
五、改良型BiCMOS-NDR 之理論分析 74
5.1 改良型BiCMOS-NDR 之動作原理 74
5.1.1 第一正電阻區 77
5.1.2 負電阻區 78
5.1.3 第二正電阻區 79
5.1.4 分析M1 電晶體經調變之I-V 特性曲線 80
5.1.5 分析M2 電晶體經調變之I-V 特性曲線 81
5.1.6 分析Q1 電晶體經調變型號之I-V 特性曲線 82
5.2 實驗結果與討論 83
5.3 結論 85
六、結論與未來展望 86
參考文獻 88
附錄一BiCMOS-NDR1 之理論分析 91
附錄1.1 BiCMOS-NDR1 之基本動作原理 91
附錄1.2 第一正電阻區 94
附錄1.3 負電阻區 96
附錄1.4 第二正電阻區 98
附錄1.5 分析mn1 電晶體經調變之I-V 特性曲線 99
附錄1.6 分析mn2 電晶體經調變之I-V 特性曲線 100
附錄1.7 分析mp4 電晶體經調變之I-V 特性曲線 101
附錄1.8 實驗結果與討論 102
附錄二BiCMOS-NDR2 之理論分析 104
附錄2.1 BiCMOS-NDR2 之基本動作原理 104
附錄2.2 第一正電阻區 107
附錄2.3 負電阻區 108
附錄2.4 第二正電阻區 109
附錄2.5 分析M1 電晶體經調變之I-V 特性曲線 110
附錄2.6 分析M2 電晶體經調變之I-V 特性曲線 111
附錄2.7 實驗結果與討論 112
附錄三投稿過的論文文章 114
自傳 135

[1] W. Williamson, III, S. B. Enquist, D. H. Chow, H. L. Dunlap, S. Subramaniam, P. Lei, G. H. Bernstein, and B. K. Gilbert, “12 GHz clocked operation of ultralow power interband resonant tunneling diode pipelined logic gates,” IEEE J. Solid-State Circuit, vol.32, 1997, pp. 222-230.
[2] C-Y Wu, K-N Lai and C-Y Wu, “Generalized Theory and Realization
of A Voltage-Controlled Negative Resistance MOS Device (Lambda MOSFET),” Solid-State Electronics, vol.23, 1980, pp.147-152.
[3] M Bhattacharya, S Kulkarni, A González, and P Mazumder, “A PROTOTYPING TECHNIQUE FOR LARGE-SCALE RTD-CMOS CIRCUITS,” IEEE International Symposium on Circuit and System, May 2000, pp.28-31.
[4] F. Capasso, S. Sen, F. Beltram, L. M. Lunardi, A. S. Vengurlekar, P.R. Smith, N. J. Shah, R. J. Malik, and A. Y. Cho, “Quantum functional devices: resonant-tunneling transistors, circuits with reduced complexity, and multiple-valued logic,” IEEE Trans. Electron Devices, vol. 36, 1989, pp. 2065-2082.
[5] González and P Mazumder, “Multiple-Valued Signed-Digit Adder Using Negative-Differential -Resistance Devices.” IEEE TRANSACTIONS ON COMPUTERS, VOL. 47, NO. 9 SEPTEMBER 1998.
[6] K. Chen, T. Akeyoshi, and K. Maezawa, “Monostable-bistable transition logic elements(MOBILE’s) based on monolithic integration of resonant tunneling diodes and FET’s,” Jpn. J. Appl. Phys., Part 1,vol. 34, no.2B, Feb. 1995, pp.1199-1203.
[7] K. Maezawa and T. Mizutani, “A new resonant tunneling logic gate employing monostable-bistable transition Jpn. J. Appl. Phys. ,vol. 32, nos. 1A/B, jan. 1993, pp.L42-L44.
[8] S. Mohan, P. Mazumder, and G. I. Haddad, “A subnanosecond 32-bit multiplier using negative differential resistance devices,” Electron. Lett., vol. 27,no.21, Oct. 1991, pp. 1929-1931.
[9] K. Chen, M. Yamamoto, “Frequency multipliers using InP-based resonant-tunneling high electron mobility transistors,” IEEE Electron Device Lett., vol. 17 , May. 1996, pp.235-238.
[10] S. Wei, H, Lin, R. Potter, and D. Shupe, “Self-latching A/D converter using resonant tunneling diodes,” IEEE J. Solid-State Circuits, vol. 28, June.1993, pp. 697-700.
[11] D. Chow, H. Dunlap, W. Willamson, III, S. Enquist, B. Gilbert, S. Subramaniam, P. Lei, and G.Bernstein, “InAs/AlSb/GaSb resonant interband tunneling diodes and Au-on-InAs/AlSb-superlattice Schottky diodes for logic circuits,” IEEE Electron Device Lett. , vol. 17, Feb. 1996, pp. 69-71.
[12] M. Takatsu, K. Imamura, T. Mori, T. Adachihara, S. Muto, and N.Yokoyama, “Logic circuits using multi-emitter resonant-tunneling hot-electron transistors (RHET’s),” in Proc. IEEE Int. Solid-State Circuit Conf., San Francisco, CA, 1994, pp.124-125.
[13] K. Imamura, “Full adder uses RHET’s,” J. Electron. Eng., vol. 28, no.299, Nov. 1991, pp. 76-80, 90.
[14] R. Y. Yu, Y. Konishi, S. T. Allen, M. Reddy, and M. J. W. Rodwell, “A traveling-wave resonant tunnel diode pulse generator,” IEEE Tran. Microwave and Guided Wave Lett., vol. 4, 1994, pp.220-222.
[15] M. Reddy, S. C. Martin, A. C. Molnar, R. E. Muller, R. P. Smith, P. H. Siegel, M. J. Mondry, M. J. W. Rodwell, H. Kroemer, and S. J. Allen, Jr. “Monolithic schottky-collector resonant tunnel diode oscillator array to 650GHz,” IEEE Electron Device Lett., vol. 18, 1997,pp. 218-221
[16] S.M Sze, Physics and Technology of Semiconductor Devices, JOHN WILEY &; SONS, New York,1985.
[17]施敏，半導體元件物理與製作技術，黃調元譯，國立交通大學出版社，新竹市，2002年，初版。
[18] 郭正邦，BiCMOS 數位IC，McGraw-Hill台灣分公司，台北市，1996初版。