臺灣博碩士論文加值系統

本論文研究高速數位電路中連通柱殘段對於時域傳輸波形TDT (Time-Domain Transmission)、TDR (Time-Domain Reflectometry)、S21、S11與眼圖(Eye Diagram)的影響，因實驗室製程的限制因而將連通柱殘段改為開路殘段，對開路殘段做各種參數分析了解其對波形的影響，並使用彈跳圖(Lattice Diagram)得知結構中反射雜訊對於時域反射波形的電壓高度與時域傳輸波形的步階電壓高度的影響，且在特殊情況下使用波形疊加的方法解釋時域傳輸波形的行為，調查連通柱殘段因換層而前後不等長對時域波形的影響，由開路殘段數量的改變觀察其對於上升時間的影響，製訂規範並製作設計圖表，從彈跳圖與波形疊加的方法中利用數學式解釋時域傳輸波形。

This paper investigates how via stubs effect the time-domain transmission (TDT) waveform, Time-Domain Reflectometry (TDR) waveform, S21, S11, and eye diagram in high speed circuit. Due to the limitations of the laboratory process, the via stub was changed to open stub. In order to understand the effect on the waveform, various parameters of the open stub are analysed. The manner in which the time-domain reflection noise affects the TDR waveform and the step voltage on the TDT waveform is investigated by lattice diagram. And in special cases, waveform overlays are used to explain the behavior of time-domain transmission waveforms. The effects of mismatch stub length due to layer change on the TDT waveform are investigated. Observe the effect on the rise time by changing the Number of open stubs. Propose the eye mask in order to create the design chart. Formulas for TDT waveform are derived by lattice diagram and the waveform overlays.

目錄
摘要
Abstract
致謝
目錄
圖目錄
表目錄
第一章 簡介
1-1 研究動機
1-2 文獻回顧與探討
1-3 章節概要
1-4 成果貢獻
第二章 傳輸線反射原理
2-1反射原理與參數
2-2彈跳圖介紹
2-2-1 Underdriven傳輸線
2-2-2 Overdriven傳輸線
2-2-3 多段不匹配傳輸線
第三章 開路殘段對訊號完整性之影響
3-1 一個開路殘段效應分析
3-1-1 改變開路殘段長度
3-1-2 改變開路殘段阻抗
3-2 兩個開路殘段效應分析
3-2-1 改變開路殘段間距
3-2-2 改變開路殘段長度
3-2-3 改變開路殘段阻抗
3-3 開路殘段不等長之效應分析
3-3-1 兩個不等長開路殘段
3-3-2 三個不等長開路殘段
3-3-3 四個不等長開路殘段
3-4改變殘段數量對上升時間的影響
第四章 針對開路殘段數量與長度影響效應分析
4-1 以eye mask制定準則
4-2 建立公式
第五章 實驗驗證
第六章 結論
參考文獻

圖目錄
第二章
圖2-1 訊號遇到阻抗不連續之各平面波示意圖
圖2-2 入射波遇到負載阻抗不匹配反射
圖2-3 (a)傳輸線終端阻抗匹配 (b)傳輸線終端短路 (c)傳輸線終端開路
圖2-4 傳輸線的多重反射
圖2-5 彈跳圖範例
圖2-6 underdriven傳輸線範例
圖2-7 overdriven傳輸線範例
圖2-8 多重反射範例
第三章
圖3-1 一個開路殘段之結構 (a)上視圖 (b)側視圖
圖3-2 比較有無開路殘段之時域反射波形
圖3-3 一個開路殘段之時域反射波形 (a)彈跳圖分析 (b)近似時域反射波形分析
圖3-4 比較有無開路殘段之時域傳輸波形
圖3-5一個開路殘段之時域傳輸波形 (a)彈跳圖分析 (b)近似時域傳輸波形分析
圖3-6一個開路殘段長度改變之時域波形 (a)時域傳輸波形 (b)時域反射波形
圖3-7 一個開路殘段長度改變之眼圖
圖3-8一個開路殘段長度改變之頻域波形 (a)S21 (b)S11
圖3-9一個開路殘段阻抗改變之時域波形 (a)時域傳輸波形 (b)時域反射波形
圖3-10 一個開路殘段阻抗改變之眼圖
圖3-11一個開路殘段阻抗改變之頻域波形 (a) S21 (b) S11
圖3-12 兩個開路殘段之結構 (a)上視圖 (b)側視圖
圖3-13 各開路殘段間距之時域傳輸波形
圖3-14 三種開路殘段間距條件之時域傳輸波形
圖3-15 本小節提出結構之彈跳圖
圖3-16 三種開路殘段間距條件的第一個步階電壓近似
圖3-17 改變開路殘段長度 (a)時域傳輸波形 (b)時域反射波形
圖3-18 改變開路殘段長度之眼圖
圖3-19 三種開路殘段長度條件的時域傳輸波形近似
圖3-20 兩個開路殘段阻抗改變之時域波形 (a)時域傳輸波形 (b)時域反射波形
圖3-21 兩個開路殘段阻抗改變之眼圖
圖3-22 兩個開路殘段長度不等長之時域波形 (a)時域傳輸波形 (b)時域反射波形
圖3-23 eye mask示意圖
圖3-24 兩個開路殘段長度不等長之眼圖
圖3-25 兩個開路殘段長度不等長之頻域波形 (a)S21 (b)S11
圖3-26 三個開路殘段之結構 (a)上視圖 (b)側視圖
圖3-27 三個開路殘段長度不等長之時域波形 (a)時域傳輸波形 (b)時域反射波形
圖3-28 三個開路殘段長度不等長之眼圖
圖3-29 三個開路殘段長度不等長之頻域波形 (a)S21 (b)S11
圖3-30 四個開路殘段之結構 (a)上視圖 (b)側視圖
圖3-31 四個開路殘段長度不等長之時域波形 (a)時域傳輸波形 (b)時域反射波形
圖3-32 四個開路殘段長度不等長之眼圖
圖3-33 四個開路殘段長度不等長之頻域波形 (a)S21 (b)S11
圖3-34 不同開路殘段數量之時域傳輸波形
第四章
圖4-1 eye mask示意圖
圖4-2 以兩個開路殘段為例與eye mask比較情形(tr=30 ps)
圖4-3 不同上升時間之設計圖表
圖4-4 所提出結構之時域傳輸波形
圖4-5 影響時域傳輸波形最關鍵之波形
第五章
圖5-1 量測結構 (a)上視圖 (b)側視圖
圖5-2 各Case之實驗板
圖5-3 三種case之時域反射波形模擬與量測比較
圖5-4 三種case之時域傳輸波形模擬與量測比較
圖5-5 eye mask示意圖
圖5-6 三種case量測之眼圖
圖5-7 三種case之S11模擬與量測比較
圖5-8 三種case之S21模擬與量測比較

表目錄
第三章
表3-1 幾何結構尺寸及材料特性
表3-2 比較由ADS模擬與公式計算之振盪電壓高度(一個開路殘段)
表3-3 比較由ADS模擬與公式計算之步階電壓高度(一個開路殘段)
表3-4 幾何結構尺寸及材料特性
表3-5 各殘段長度於頻域中共振點模擬與公式計算比較
表3-6 幾何結構尺寸及材料特性
表3-7 各組抗值之線寬與延遲時間
表3-8 各組抗值下的反射與穿透係數
表3-9 各組抗值之線寬與延遲時間
表3-10 幾何結構尺寸及材料特性
表3-11 比較由ADS模擬與公式計算之第一個步階電壓高度(兩個開路殘段)
表3-12 比較由ADS模擬與波形疊加之第一個步階電壓高度(兩個開路殘段)
表3-13 幾何結構尺寸及材料特性
表3-14 幾何結構尺寸及材料特性
表3-15 幾何結構尺寸及材料特性
表3-17 各殘段長度於頻域中共振點模擬與公式計算比較
表3-18 幾何結構尺寸及材料特性
表3-19 兩個開路殘段不等長之組合
表3-20 各殘段長度於頻域中共振點模擬與公式計算比較
表3-21 幾何結構尺寸及材料特性
表3-22 四個開路殘段不等長之組合
表3-23 各殘段長度於頻域中共振點模擬與公式計算比較
表3-24 幾何結構尺寸及材料特性
表3-25 不同開路殘段數量之上升時間
第四章
表4-1 幾何結構尺寸及材料特性
第五章
表5-1 量測結構幾何結構尺寸及材料特性
表5-2 各case之殘段長度

[1]T. Kushta, K. Narita, T. Kaneko, T. Saeki, and H. Tohya, “Resonance stub effect in a transition from a through via hole to a stripline in multilayer PCBs,” IEEE Microwave and Wireless Components Letters, vol. 13, no. 5, pp. 169–171, May 2003.
[2]S. Deng, J. Mao, T. H. Hubing, J. L. Drewniak, J. Fan, J.L. Knighten, N. W. Smith, and R. Alexander, “Effects of open stubs associated with plated through-hole vias in backpanel designs,” IEEE Symp. Electromagn. Compat., pp. 1017–1022, Aug. 2004.
[3]J. Shin and, T. Michalka, “Comprehensive design guidance for PTH via stub in board-level high speed differential interconnects,” Electronic Components and Technology Conference, pp. 1912–1919, 2010.
[4]W. Y. Chang, Kye Yak See, and Eng Kee Chua, “Comprehensive analysis of the impact of via design on high-speed signal integrity,” Electronic Packaging Technology Conf., pp. 262–266, 2007.
[5]D. Y. Kim, J. Byum, S. H. Lee, S. J. Oh, and H. Y. Lee, “Signal integrity improvements of a MEMS probe card using back-drilling and equalizing techniques,” IEEE Trans. Instrumentatuin and Measurement, vol. 60, no. 3, pp. 872–879, March 2011.
[6]S. H. Joo, D. Y. Kim, S. H. Lee, S. J. Oh, K. S. Kang, and H. Y. Lee, “Resistively-terminated via-stubs for signal integrity improvement in the semiconductor test board,” Microwave Conference, pp.121-124, Oct. 2007.
[7]C. L. Yeh, Yi. C. Tsai, C. M. Hsu, L. S. Liu, S. H. Tsai, and G. H. Shiue, “Influence of via stubs with different terminations on time-domain transmission waveform and eye diagram in multilayer PCBs,” IEEE Electrical Design of Advanced Packaging and Systems Symposium, pp. 149-152, Dec. 2012.
[8]Y. S. Cheng, H. H. Lu, M. Chang, S. Chang, B. Liu, and R. B. Wu, “SI-aware layout and equalizer design to enhance performance of high-speed links in blade servers,” IEEE Electrical Performance of Electronic Packaging and Systems, pp. 199-202, Oct. 2011.
[9]G. H. Shiue, C. L. Yeh, L. S, Liu. H, W, and W. C. Ku, “Influence and Mitigation of Longest Differential via Stubs on Transmission Waveform and Eye Diagram in a Thick Multilayered PCB,” IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 4, no. 10, Oct 2014.
[10]Advanced design system 2009, Angilent Inc., PA. [Online]. Available: www.home.agilent.com .