臺灣博碩士論文加值系統

於本論文中，使用具多組輸出(Multi-Output)之前向式轉換器(Forward Converter)為硬體實驗平台，其中，各組輸出電壓均可藉由迴授控制以調控其輸出電壓，而在具最大電流之輸出側採用兩相交錯式(Interleaved)架構，故除了輸出電壓控制之外，亦必須包含均流控制(Current Sharing Control)，若將其數位化進行數位控制時，則每組輸出電壓與兩相電流須經由類比數位轉換器(Analog-to -Digital Converter, ADC)取樣，而一顆高性能的ADC價格都較昂貴。故本論文在各組輸出電壓及兩相交錯式電流之取樣上，皆採用無ADC取樣技術。就系統控制而言，本論文提出在既有比例-積分-微分(Proportional-Integral-Derivative, PID)
控制器上外加一所提之非線性控制策略，以加快系統的負載暫態響應(Load Transient Response)。於本論文中，所採用之硬體平台為具三組輸出的順向式轉換器，三組輸出電壓規格分別為12V， 5V，及3.3V，其中，由於3.3V輸出之電流最大，故3.3V輸出採用兩相交錯式架構。最後，藉由理論推導及模擬來驗證所提架構與方法之可行性，並以場效可規劃邏輯閘陣列(Field Programmable Gate Array, FPGA)為系統之控制核心進行實驗以驗證其有效性。

In this thesis, the forward converter with multiple outputs is used to realize a system with fully-digitalized control without any analog-to-digital converter (ADC) used. In such a circuit, each output voltage can regulate itself via feedback control. Aside from this, the output voltage with the largest output current takes not only voltage control but also interleaved control and current sharing control. If such a system takes fully-digital control, then the number of ADCs used is large and hence the corresponding cost is expensive. Therefore, the sampling of multiple output voltages and two-phase currents without any ADC is presented herein. For the system control to be considered, an additional nonlinear control strategy is presented and added to the existing proportional integral derivative (PID) controller, so as to enhance the load transient response. In this paper, the multiple-output forward converter has three output voltages of 12V, 5V and 3.3V, where the output voltage of 3.3V possessing has the largest output current takes interleaved control and current sharing control. Via mathematical derivation and simulated waveforms, the feasibility of the proposed structure topology and control strategy can be verified. Furthermoore, the field programmable gate array (FPGA) is used as a control kernel of the system, so as to demonstrate the effectiveness of the proposed structure topology and control strategy.

目錄

摘要 i
ABSTRACT ii
誌謝 iv
目 錄 v
表目錄 xi
圖目錄 xii
第一章 緒論 1
1.1 研究背景與目的 1
1.2 研究方法 10
1.3 論文架構 11
第二章 直流-直流順向式轉換器 12
2.1 傳統之順向式轉換器 12
2.2 LC順向式轉換器 21
2.3 SSPR技術 27
第三章 比較器回授取樣與非線行控制策略 32
3.1 數位控制器之簡介 32
3.2 比較器取樣 33
3.3 三角波注入法 38
3.3.1 輸出電壓取樣 38
3.3.2 交錯式電流取樣 40
3.4 非線性控制策略 45
第四章 硬體架構之設計 48
4.1 系統規格 48
4.2 系統架構 50
4.3 系統之研製 54
4.3.1 輸入濾波電容器設計 54
4.3.2 輸出電感器設計 55
4.3.3 變壓器設計 60
4.3.4 功率晶體與二極體之選用規格 66
4.3.5 輸出電容之設計 68
4.3.6 閘極驅動電路 69
4.3.7 三角波產生器之電路設計 70
4.3.8 輸出電壓取樣用電路 72
4.3.9 電感電流取樣用電路 74
4.3.10 FPGA裝置 77
第五章 軟體設計流程及規劃 78
5.1 VHDL簡介 78
5.2 FPGA晶片設計架構 78
5.2.1 VHDL的描述架構 78
5.2.2 LIBRARY宣告區 79
5.2.3 USE宣告區 79
5.2.4 ENTITY宣告區 80
5.2.5 ARCHITECTURE電路架構區 80
5.2.6 物件模式與型別 81
5.3 數位PID控制器 82
5.4 程式動作流程 84
5.4.1 輸出電壓取樣模組 86
5.4.2 非線性控制模組 88
5.4.3 交錯式電流取樣模組 90
5.4.4 DPWM模組 92
第六章 模擬與實驗波形 93
6.1 電路模擬結果 93
6.2 輸入電壓36V之模擬波形 94
6.2.1 第二組副輸出於不同負載下的兩相電感電流均流波形 95
6.2.2 未加入非線性控制策略之主輸出負載瞬間變化的輸出電壓響應波形 96
6.2.2.1 第一組及第二組副輸出於負載0%下之主輸出負載於0%與100%之間加載及卸載 96
6.2.2.2 第一組及第二組副輸出於負載100%下之主輸出負載於0%與100%之間加載及卸載 97
6.2.3 加入非線性控制策略後之主輸出負載瞬間變化的輸出電壓響應波形 98
6.2.3.1 第一組及第二組副輸出於負載0%下之主輸出負載於0%與100%之間加載及卸載 98
6.2.3.2 第一組及第二組副輸出於負載100%下之主輸出負載於0%與100%之間加載及卸載 99
6.3 實測結果 100
6.4 輸入電壓36V之實作波形 100
6.4.1 輸入電壓36V時之第二組副輸出於不同負載下的兩相電感電流均流波形 101
6.4.2 輸入電壓36V時之第二組副輸出負載瞬間變化的兩相電感電流響應波形 103
6.4.2.1 第二組副輸出負載於0%與50%之間加載及卸載 103
6.4.2.2 第二組副輸出負載於50%與100%之間加載及卸載 104
6.4.2.3 第二組副輸出負載於0%與100%之間加載及卸載 105
6.4.3 輸入電壓36V時之主輸出負載瞬間變化的輸出電壓響應波形 106
6.4.3.1 第一組及第二組副輸出於負載0%下之主輸出負載於0%與50%之間加載及卸載 106
6.4.3.2 第一組及第二組副輸出於負載50%下之主輸出負載於0%與50%之間加載及卸載 107
6.4.3.3 第一組及第二組副輸出於負載100%下之主輸出負載於0%與50%之間加載及卸載 108
6.4.3.4 第一組及第二組副輸出於負載0%下之主輸出負載於50%與100%之間加載及卸載 109
6.4.3.5 第一組及第二組副輸出於負載50%下之主輸出負載於50%與100%之間加載及卸載 110
6.4.3.6 第一組及第二組副輸出於負載100%下之主輸出負載於50%與100%之間加載及卸載 111
6.4.3.7 第一組及第二組副輸出於負載0%下之主輸出負載於0%與100%之間加載及卸載 112
6.4.3.8 第一組及第二組副輸出於負載50%下之主輸出負載於0%與100%之間加載及卸載 113
6.4.3.9 第一組及第二組副輸出於負載100%下之主輸出負載於0%與100%之間加載及卸載 114
6.5 輸入電壓39.6V之實作波形 115
6.5.1 輸入電壓39.6V時之第二組副輸出於不同負載下的兩相電感電流均流波形 116
6.5.2 輸入電壓39.6V時之第二組副輸出負載瞬間變化的兩相電感電流響應波形 118
6.5.2.1 第二組副輸出負載於0%與50%之間加載及卸載 118
6.5.2.2 第二組副輸出負載於50%與100%之間加載及卸載 119
6.5.2.3 第二組副輸出負載於0%與100%之間加載及卸載 120
6.5.3 輸入電壓39.6V時之主輸出負載瞬間變化的輸出電壓響應波形 121
6.5.3.1 第一組及第二組副輸出於負載0%下之主輸出負載於0%與50%之間加載及卸載 121
6.5.3.2 第一組及第二組副輸出於負載50%下之主輸出負載於0%與50%之間加載及卸載 122
6.5.3.3 第一組及第二組副輸出於負載100%下之主輸出負載於0%與50%之間加載及卸載 123
6.5.3.4 第一組及第二組副輸出於負載0%下之主輸出負載於50%與100%之間加載及卸載 124
6.5.3.5 第一組及第二組副輸出於負載50%下之主輸出負載於50%與100%之間加載及卸載 125
6.5.3.6 第一組及第二組副輸出於負載100%下之主輸出負載於50%與100%之間加載及卸載 126
6.5.3.7 第一組及第二組副輸出於負載0%下之主輸出負載於0%與100%之間加載及卸載 127
6.5.3.8 第一組及第二組副輸出於負載50%下之主輸出負載於0%與100%之間加載及卸載 128
6.5.3.9 第一組及第二組副輸出於負載100%下之主輸出負載於0%與100%之間加載及卸載 129
6.6 輸入電壓32.4V之實作波形 130
6.6.1 輸入電壓32.4V時之第二組副輸出於不同負載下兩相電感電流均流波形 131
6.6.2 輸入電壓32.4V時之第二組副輸出負載瞬間變化的兩相電感電流響應波形 133
6.6.2.1 第二組副輸出負載於0%與50%之間加載及卸載 133
6.6.2.2 第二組副輸出負載於50%與100%之間加載及卸載 134
6.6.2.3 第二組副輸出負載於0%與100%之間加載及卸載 135
6.6.3 輸入電壓32.4V時之主輸出負載瞬間變化的輸出電壓響應波形 136
6.6.3.1 第一組及第二組副輸出於負載0%下之主輸出負載於0%與50%之間加載及卸載 136
6.6.3.2 第一組及第二組副輸出於負載50%下之主輸出負載於0%與50%之間加載及卸載 137
6.6.3.3 第一組及第二組副輸出於負載100%下之主輸出負載於0%與50%之間加載及卸載 138
6.6.3.4 第一組及第二組副輸出於負載0%下之主輸出負載於50%與100%之間加載及卸載 139
6.6.3.5 第一組及第二組副輸出於負載50%下之主輸出負載於50%與100%之間加載及卸載 140
6.6.3.6 第一組及第二組副輸出於負載100%下之主輸出負載於50%與100%之間加載及卸載 141
6.6.3.7 第一組及第二組副輸出於負載0%下之主輸出負載於0%與100%之間加載及卸載 142
6.6.3.8 第一組及第二組副輸出於負載50%下之主輸出負載於0%與100%之間加載及卸載 143
6.6.3.9 第一組及第二組副輸出於負載100%下之主輸出負載於0%與100%之間加載及卸載 144
6.7 討論 145
第七章 結論與未來展望 153
7.1 結論 153
7.2 未來展望 153

參考文獻 154
符號彙編 160

表目錄

表4.1 主輸出系統規格表 48
表4.2 第一組副輸出系統規格表 49
表4.3 第二組副輸出系統規格表 49
表4.4 鐵芯MS-106060-2之電氣規格 56
表4.5 線徑表 59
表4.6 鐵芯MS-106060-2之幾何規格 60
表4.7鐵芯PC44 PQ26/25 Z-12之電氣特性 65
表4.8鐵芯PC44 PQ26/25 Z-12之材料特性 66
表4.9 MIC4420BN之電氣特性 69
表4.10 Cyclone II FPGA Family Features 77

圖目錄

圖1.1 傳統多組輸出之直流-直流轉換器 3
圖1.2 類比控制電源方塊圖 4
圖1.3 數位控制電源方塊圖 5
圖1.4 DPWM解析度： (a)低DPWM解析度 6
(b)高DPWM解析度 6
圖1.5 交錯式架構之兩相電流取樣： (a)不同位點取樣 9
(b)同位點取樣 9
圖2.1 操作在CCM下之順向式直流轉換器： (a)傳統順向式直流轉換器 14
(b)功率開關S1在導通時之等 14
(c)功率開關S1在截止時之等效電路 14
圖2.2 操作在CCM下之順向式轉換器電壓波形： (a)開關S1閘極驅動訊號 16
(b)開關S1汲極-源極端之電壓 16
(c)二極體Dc兩端之電壓 16
(d)電感Lo兩端之電壓 16

圖2.3 操作在CCM下之順向式轉換器電流波形： (a)流經開關S1之電流 17
(b)流經二極體Db之電流 17
(c)流經二極體Dc之電流 17
(d)流經電感Lo之電流 17
圖2.4 操作在CCM下之順向式轉換器電感與電容之漣波電壓與電流： (a)電感Lo兩端之電壓 19
(b)流經電感Lo之電流 19
(c)流經輸出電容Co之電流 19
(d)輸出電容Co兩端之電壓 19
圖2.5 LC順向式轉換器電路架構 21
圖2.6 LC順向式轉換器之電路動作 22
圖2.7 LC順向式轉換器電路動作之相關波形 25
圖2.8 (a)具同步整流之順向式轉換器 28
圖2.8 (b)具同步整流之降壓型轉換器 28
圖2.8 (c)具同步整流之兩相交錯式降壓型轉換器 29
圖2.9 (a)後緣調變技術 30
圖2.9 (b)前緣調變技術 30
圖2.10 (a)兩相之切換週期與主輸出之切換週期相同 31
圖2.10 (b)兩相之切換週期為主輸出之切換週期的兩倍 31
圖3.1 連續時間訊號量化過程 33
圖3.2 比較器取樣 34
圖3.3 輸出回授電壓與參考電壓比較： (a)回授電壓等於參考電壓 36
(b)回授電壓小於參考電壓 36
(c)回授電壓大於參考電壓 37
(d)雜訊干擾對VFB訊號之影響 37
圖3.4 控制迴路方塊圖 38
圖3.5 具非線性之輸出電壓漣波 39
圖3.6 電壓取樣三角波注入方塊圖 39
圖3.7 注入前及注入後之波形 40
圖3.8 無ADC均流控制於不同位點取樣 41
圖3.9 兩相電流取樣 43
圖3.10 (a)無載時注入後波形 44
圖3.10 (b)滿載時注入後波形 44
圖3.11 取樣及控制迴路方塊圖 45
圖3.12非線性控制策略方塊圖 47
圖4.1 (a)順向式轉換器 51
圖4.1 (b)主輸出之系統方塊圖 51
圖4.2 (a)具同步整流之降壓型轉換器 52
圖4.2 (b)第一組副輸出之系統方塊圖 52
圖4.3 (a)具同步整流之兩相交錯降壓型轉換器 53
圖4.3 (b)第二組副輸出之系統方塊圖 53
圖4.4 鐵芯MS-106060-2之磁場強度與導磁係數關係 60
圖4.5 (a)主輸出之輸出電感電流波形 61
圖4.5 (b)第一組副輸出之輸出電感電流波形 61
圖4.5 (c)第二組副輸出單相電感電流波形 62
圖4.6 於滿載且最小輸入電壓時之變壓器次級電流 63
圖4.7 閘極驅動電路圖 70
圖4.8 隔離驅動架構 70
圖4.9 三角波產生器電路圖 72
圖4.10 輸出電壓取樣之電路方塊圖 73
圖4.11 輸出電壓取樣之基本電路架構 73
圖4.12 單相電流取樣之電路方塊圖 74
圖4.13 無載時之電流取樣圖 75
圖4.14 滿載時之電流取樣圖 77
圖5.1 VHDL電路設計檔的描述架構及對應之晶片架構 79
圖5.2 數位PID控制器 82
圖5.3主輸出之程式基本結構 85
圖5.4 第二組副輸出之程式基本結構 86
圖5.5 無類比數位轉換器之輸出電壓取樣模組 88
圖5.6 非線性控制模組 90
圖5.7 無類比數位轉換器之交錯式電流取樣模組 91
圖5.8 PWM模組 92
圖6.1 第二組副輸出於負載0%時之兩相電感電流均流波形 95
圖6.2 第二組副輸出於負載100%時之兩相電感電流均流波形 95
圖6.3 未加入非線性控制策略下，主輸出之負載於0%與100%加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 96
(b)卸載 96
圖6.4 未加入非線性控制策略時，主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載 時之動態響應波形： (a)加載 97
(b)卸載 97
圖6.5 加入非線性控制後，主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 98
(b)卸載 98
圖6.6 加入非線性控制策略後主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形圖： (a)加載 99
(b)卸載 99
圖6.7 第二組副輸出於負載0%時之兩相電感電流均流波形 101
圖6.8 第二組副輸出於負載50%時之兩相電感電流均流波形 102
圖6.9 第二組副輸出於負載100%時之兩相電感電流均流波形 102
圖6.10 第二組副輸出負載於0%與50%之間變動時的電感電流響應波形： (a)加載 103
(b)卸載 103
圖6.11 第二組副輸出負載於50%與100%之間變動時的電感電流響應波形： (a)加載 104
(b)卸載 104
圖6.12 第二組副輸出負載於0%與100%之間變動時的電感電流響應波形： (a)加載 105
(b)卸載 105
圖6.13 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 106
(b)卸載 106
圖6.14 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 107
(b)卸載 107
圖6.15 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 108
(b)卸載 108
圖6.16 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 109
(b)卸載 109
圖6.17 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 110
(b)卸載 110
圖6.18 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 111
(b)卸載 111
圖6.19 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 112
(b)卸載 112
圖6.20 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 113
(b)卸載 113
圖6.21 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 114
(b)卸載 114
圖6.22 第二組副輸出於負載0%時之兩相電感電流均流波形 116
圖6.23 第二組副輸出於負載50%時之兩相電感電流均流波形 116
圖6.24 第二組副輸出於負載 時之兩相電感電流均流波形 117
圖6.25 第二組副輸出負載於0%與50%之間變動時的電感電流響應波形： (a)加載 118
(b)卸載 118
圖6.26 第二組副輸出負載於50%與100%之間變動時的電感電流響應波形： (a)加載 119
(b)卸載 119
圖6.27 第二組副輸出負載於0%與100%之間變動時的電感電流響應波形： (a)加載 120
(b)卸載 120
圖6.28 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 121
(b)卸載 121
圖6.29 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 122
(b)卸載 122
圖6.30 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 123
(b)卸載 123
圖6.31 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 124
(b)卸載 124
圖6.32 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 125
(b)卸載 125
圖6.33 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 126
(b)卸載 126
圖6.34 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 127
(b)卸載 127
圖6.35 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 128
(b)卸載 128
圖6.36 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 129
(b)卸載 129
圖6.37 第二組副輸出於負載0%時之兩相電感電流均流波形 131
圖6.38 第二組副輸出於負載 時之兩相電感電流均流波形 131
圖6.39 第二組副輸出於負載 時之兩相電感電流均流波形 132
圖6.40 第二組副輸出負載於0%與50%之間變動時的電感電流響應波形： (a)加載 133
(b)卸載 133
圖6.41 第二組副輸出負載於50%與100%之間變動時的電感電流響應波形： (a)加載 134
(b)卸載 134
圖6.42 第二組副輸出負載於0%與100%之間變動時的電感電流響應波形： (a)加載 135
(b)卸載 135
圖6.43 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 136
(b)卸載 136
圖6.44 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 137
(b)卸載 137
圖6.45 主輸出之負載於0%與 之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 138
(b)卸載 138
圖6.46 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 139
(b)卸載 139
圖6.47 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 140
(b)卸載 140
圖6.48 主輸出之負載於50%與100%之間加載及卸載與第一組及第二組副輸於負載100%時之動態響應波形： (a)加載 141
(b)卸載 141
圖6.49 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載0%時之動態響應波形： (a)加載 142
(b)卸載 142
圖6.50 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載50%時之動態響應波形： (a)加載 143
(b)卸載 143
圖6.51 主輸出之負載於0%與100%之間加載及卸載與第一組及第二組副輸出於負載100%時之動態響應波形： (a)加載 144
(b)卸載 144
圖6.52 均流誤差百分比與負載之關係圖 146
圖6.53 第一組與第二組副輸出於無載時，主輸出之輸出電壓與負載之關係曲線 147
圖6.54 第一組與第二組副輸出於滿載時，主輸出之輸出電壓與負載之關係曲線 147
圖6.55 主輸出與第二組副輸出於無載時，第一組副輸出之輸出電壓與負載之關係曲線 148
圖6.56 主輸出與第二組副輸出於滿載時，第一組副輸出之輸出電壓與負載之關係曲線 148
圖6.57 主輸出與第一組副輸出於無載時，第二組副輸出之輸出電壓與負載之關係曲線 149
圖6.58 主輸出與第一組副輸出於滿載時，第二組副輸出之輸出電壓與負載之關係曲線 149
圖6.59 第一組與第二組副輸出於無載時，主輸出之輸出電壓與輸入電壓之關係曲線 150
圖6.60 第一組與第二組副輸出於滿載時，主輸出之輸出電壓與輸入電壓之關係曲線 150
圖6.61 主輸出與第二組副輸出於無載時，第一組副輸出之輸出電壓與輸入電壓之關係曲線 151
圖6.62 主輸出與第二組副輸出於滿載時，第一組副輸出之輸出電壓與輸入電壓之關係曲線 151
圖6.63 主輸出與第一組副輸出於無載時，第二組副輸出之輸出電壓與輸入電壓之關係曲線 152
圖6.64 主輸出與第一組副輸出於滿載時，第二組副輸出之輸出電壓與輸入電壓之關係曲線 152

[1]N. Mohan, T. M. Undeland and W. P. Robbins, Power Electronics:Converters, Applications and Design, 3rd ed., Wiley, 2003.
[2]Youhao Xi, Jain P. K., “A forward converter topology with independently and precisely regulated multiple outputs,” IEEE Transactions on Power Electronics, vol. 18, no. 2, pp. 648-658, 2003.
[3]L. H. Dixon, Jr, “The effects of leakage inductance on switching power supply performance,” Application Note, Unitrode, pp. p2-1 – p2-7, 1988.
[4]趙修科，開關電源中磁性元器件，南京航空航天大學自動化學院，第106-128頁，2004。
[5]Chaunwen Ji and Keyue M. Smedley, “Cross regulation in flyback converters: Analytic model,” IEEE PESC’99, vol. 2, pp. 920-925, 1999.
[6]D. Maksimovic, R. Erickson, “Modeling of cross-regulation in multiple-output flyback converters,” IEEE APEC’99, vol. 2, pp. 1066-1072, 1999.
[7]謝沐田，高低頻變壓器設計，台北縣：全華圖書股份有限公司，第262-273頁，2008。
[8]D. Maksimovic, R.W. Erickson and C. Griesbach, “Modeling of cross-regulation in converters containing coupled inductors,” IEEE Transactions on Power Electronics, vol.15, no.4, pp. 607-615, 2006.
[9]A.F. Witulski, “Modeling and design of transformers and coupled inductors,”
IEEE APEC’93, pp. 589-595, 1993..
[10]Y. Nojiri, I. Ohyama, T. Negome, T. Zaitsu, T. Ninomiya and M. Shoyama, “Stability analysis of multiple-output DC-DC converters with cross and precise regulations,” IEEE PESC’98, vol.1, pp. 374-379, 1998.
[11]Jong-Jae Lee and Bong-Hwan Kwon, “DC-DC converter using a multiple-coupled inductor for low output voltages,” IEEE Transactions on Industrial Electronics, vol. 54, no. 1, pp. 467-478, 2007.
[12]Jieli Li, Sullivan. C. R. and Schultz. A, ” Coupled-inductor design optimization for fast-response low-voltage DC-DC converters,” IEEE APEC’ 02, vol. 2, pp. 817-823, 2002.
[13]C. Jamerson and D. Y. Chen, “Magamp postregulators for symmetrical topologies with emphasis on half-bridge configuration,” IEEE Transactions on Power Electronics, vol. 8, no. 1, pp. 26-29, 1993.
[14]Abraham I. Pressman, Switching Power Supply Design, 2rd ed., McGraw-Hill, 1998.
[15]M. Gekinozu, S. Igarashi, N. Miura and K. Karube, "Multi-output type current resonant converter with magnetic amplifier control," INTELEC''03, pp. 410-415, 2003.
[16]A. Ferreres, J.A. Carrasco, E. Sanchis, J.M. Espi, E. Maset, “Application of a novel parallel regulation technique in a two output forward converter,” IEEE PSEC’99, vol. 2, pp. 914-919, 1999.
[17]A. Ferreres, J. A. Carrasco, E. Maset, J. B. Ejea, “Small-signal modeling of a controlled transformer parallel regulator as a multiple output converter high efficient post-regulator,” IEEE Transactions on Power Electronics, vol. 19, no.1, pp. 183-191, 2004.
[18]J. A. Carrasco, J. B. Ejea, A. Ferreres and E. J. Eded, “Modeling multiple-output converters with parallel post-regulators,” PESC’97, vol. 2, pp. 916-921, 1997.
[19]LM5115 Datasheet, 2005. [Online]. Available: www.national.com/analog
[20]http://tech.digitimes.com.tw
[21]王天中，電源管理－數位PWM控制電源簡介，美商快捷半導體，2005。
[22]Zhijun Qian, Osama Abdel-Rahman, Justin Reese, Hussam Al-Atrash and Issa Batarseh, “Dynamic analysis of three-port DC/DC converter for space applications,” IEEE APEC’09, pp. 28-34, 2009.
[23]Zhe Zhang, Ole C. Thomsen, Michael A. E. Andersen, Jacob D. Schmidt
and Henning R. Nielsen, “Analysis and design of bi-directional DC-DC
converter in extended run time DC UPS system based on fuel cell and
supercapacitor,” IEEE APEC’09, pp. 714-719, 2009.
[24]Liping Guo, John Y. Hung and R. M. Nelms, “Digital controller design for buck and boost converters using root locus techniques,” IEEE IECON’03, vol. 2, pp. 1864-1869, 2003.
[25]A. Barrado, R. Vázquez, A. Lázaro, J. Pleite, J. Vázquez and E. Olías, “New DC/DC converter with low output voltage and fast transient response,” IEEE APEC’03, vol. 1, pp. 432-437, 2003.
[26]Danwei Liu and Hui Li, “Design and implementation of A DSP based digital controller for a dual half bridge isolated bi-directional dc-dc converter,” IEEE APEC’06, pp. 695-699, 2006.
[27]V. Kumar Chinnaiyan, Jovitha Jerome, J. Karpagam and S. Shiek Mohammed, “Design and implementation of high power DC-DC converter and speed control of DC motor using TMS320F240 DSP,” IEEE IICPE’06, pp. 388-392, 2006.
[28]Xin Guo, Xuhui Wen and Ermin Qiao, “A DSP based controller for high power dual-phase DC-DC converters,” IEEE IPEMC’06, vol. 1, pp. 1-5, 2006.
[29]Pravin D. Patel, Pravin D. Patel and Vinod P. Patel, “Design and implementation of isolated high power DC/DC boost converter using DSP,” ICIIS’08, pp. 1-6, 2008.
[30]W. Stefanutti, P. Mattavelli, S. Saggini and M. Ghioni, “Autotuning of digitally controlled DC/DC converters based on relay feedback,” IEEE Transations on Power Electronics, vol. 22, no. 1, pp. 199-207, 2007.
[31]S. Ratanapanachote, Han Ju Cha and P. N. Enjeti, “A digitally controlled switch mode power supply based on matrix converter,” IEEE Transactions on Power Electronics, vol. 21, no. 1, pp. 124-130, 2006.
[32]C. H. Chan and M. H. Pong, “DSP controlled power converter,” IEEE PEDS’95, pp. 364-369, 1995.
[33]P. T. Tang and C. K. Tse, “Design of DSP-based controller for switching power converters,” IEEE TECON’96, pp. 889-894, 1996.
[34]A. Prodic, D. Maksimovic and R. W. Erickson, “Design and implementation of a digital PWM controller for a high-frequency switching DC-DC power converter,” IEEE IECON’01, pp. 893-898, 2001.
[35]A. R. Oliva, S. S. Ang and G. E. Bortolotto, “Digital control of a voltage-mode synchronous buck cconverter,” IEEE Transactions on Power Electronics, vol. 21, no. 1, pp. 157-163, 2006.
[36]P. Andreassen and T. M. Undeland, “Digital control methods for current sharing of interleaved synchronous buck converter,” IEEE EPE’05, pp. 1-7, 2005.
[37]S. Saggini, M. Ghioni and A. Geraci, “An innovative digital control architecture for low-voltage, high-current DC-DC converters with tight voltage regulation,” IEEE Transactions on Power Electronics, vol. 19, no. 1, pp. 210-218, 2004.
[38]R. Joost and R. Salomon, “Advantages of FPGA-based multiprocessor systems in industrial applications,” IEEE IECON’05, pp. 445-450, 2005.
[39]M. Milanovic, M. Truntic and P. Slibar, “FPGA implementation of digital controller for DC-DC buck converter,” IEEE IDEAS’05, pp. 439-443, 2005.
[40]V. Yousefzadeh and D. Maksimovic, “Sensorless optimization of dead times in DC-DC converters with synchronous rectifiers,” IEEE Transactions on Power Electronics, vol. 21, no. 4, pp. 994-1002, 2006.
[41]Y. F. Chan, M. Moallem and W. Wang, “Design and implementation of modular FPGA-based PID controllers,” IEEE Transactions on Power Electronics, vol. 54, no. 4, pp. 1898-1906, 2007.
[42]Majd G. Batarseh, Wisam Al-Hoor, Lilly Huang, Chris Iannello and Issa Batarseh, “Segmented digital clock manager- FPGA based digital pulse width modulator technique, “IEEE PESC’08, pp. 3036-3042, 2008.
[43]M. Castilla, L. G. D. Vincuna, J. M. Guerrero, J. Miret and N. Berbel, “Simple low-cost hysteretic controller for single-phase synchronous buck converters,” IEEE Transactions on Power Electronics, vol. 22, no. 4, pp. 1232-1241, 2007.
[44]G. Feng, E. Meyer and Y. F. Liu, “A new digital control algorithm to achieve optimal dynamic performance in DC to DC converters,” IEEE Transactions on Power Electronics, vol. 22, no. 4, pp. 1489-1498, 2007.
[45]L. T. Jakobsen and M. A. E. Andersen, “Digitally controlled point of load converter with very fast transient response,” IEEE EPE’07, pp. 1-10, 2007.
[46]L. A. Barragan, I. Urriza, D. Navarro, J. I. Artigas, J. Acero and J. M. Burdio, “Comparing simulation alternatives of FPGA-based controllers for switching converters,” IEEE ISIE’07, pp. 419-424, 2007.
[47]D. Trevisan, S. Saggini and P. Mattavelli, “Hysteresis-based mixed-signal voltage-mode control for DC-DC converters,” IEEE PESC’07, pp. 2664-2670, 2007.
[48]C. H. Chen, W. H. Chang, D. Chen, L. P. Tai and C. C. Wang, “Modeling of digitally-controlled voltage-mode DC-DC converters,” IEEE IECON’07, pp. 2005-2009, 2007.
[49]A. Fratta, G.. Griffero, P. Guglielmi, S. Nieddu and G.. M. Pellegrino, “Application of new FPGA-based top-performance digital control techniques to PWM power converters,” IEEE IECON’04, pp. 810-815, 2004.
[50]X. Lin-Shi, B. Allard, D. Tournier, J. M. Retif and F. Morel, “Digital control strategies for switch-mode power supply,” IEEE IECON’06, pp. 79-84, 2006.
[51]C. Kranz, “Complete digital control method for PWM DC-DC boost converter,” IEEE PESC’03, pp. 951-956, 2003.
[52]S. Saggini, D. Trevisan, P. Mattavelli and M. Ghioni, “Synchronous- asynchronous digital voltage-mode control for DC-DC converters,” IEEE Transactions on Power Electronics, vol. 22, no. 4, pp. 1261-1268, 2007.
[53]Souvik Chattopadhyayi, “Analysis of limit cycle oscillations in digital current-mode control,” IEEE APEC’06, pp. 480-486, 2006.
[54]Jingquan Chen, Milton Ribeiro, Rafael Payseo, Dongsheng Zhou, James R. Smith and Kent Kernahan, “DPWM time resolution requirements for digitally controlled DC-DC converters,” IEEE APEC’06, pp. 1127-1132, 2006.
[55]A. P. Dancy and A. P. Chandrakasan, “Ultra low power control circuits for PWM converters,” IEEE PESC’97, pp. 21-27, 1997.
[56]K. I. Hwu and Y. T. Yau, “Applying a counter-based PWM control scheme to an FPGA-based SR forward converter,” IEEE APEC’06, pp. 1396-1400, 2006.
[57]K. I. Hwu and Y. T. Yau, “Improvement of one-comparator counter-based PWM control by applying a sawtoothed wave injection method,” IEEE APEC’07, pp. 478-481, 2007.
[58]Robert W. Erickson and Dragn Maksimovic, Fundamentals of Power Electronics, 2rd ed., SCI-TECH, 1999.
[59]梁適安，交換式電源供應器之理論與實務設計，台北市：全華科技圖書，1999，第107-130頁。
[60]T. Tanaka, T. Ninomiya, and K. Harada, “Design of a Nondissipative Turn-Off Snubber in a Forward Converter,” IEEE PESC’88, 1988, pp. 789-796.
[61]M. Jinno, “Efficiency Improvement for SR Forward Converters with LC Snubber,” IEEE Trans. Power Electron., vol. 12, no. 6, 2001, pp. 812-820.
[62]K. I. Hwu and Y. T. Yau, “A simple FPGA-based current sharing topology based on the one-comparator counter-based PWM control strategy” IEEE ICIT’08, 2008.
[63]K. I. Hwu and Y. H. Chen, “Estimation of Individual Leakage Inductances of a Transformer Based on Measurements,” IEEE ICIT’08, 2008, TA1-A3.
[64] Abraham I. Pressman, Switching power supply design, 2nd ed., McGraw-Hill,
1998.