本篇論文探討混合層次邏輯模擬器的設計與製作,本邏輯模擬器用於結構化的超大型 積體電路的設計與驗證。本邏輯模擬器不同於其他混合層次邏輯模擬器,它提供一功 能強的硬體描述語言,可用來模擬一些較高描述層次的電路,而仍能提供正確的時基 資料,此硬體描述語言尚能擴充而作為行為層次電路合成的系統設計語言。本邏輯模 擬器是台灣大學超大型積體電路設計輔助系統的一個重要部份,它也作為建立其他設 計驗證系統的基礎。 資料來源:設計自動化會議論文集(1975∼1984) 國際計算機輔助設計會議文集(1983∼1984) 國際計算機設計會議論文集(1983∼1984) 研究方法:以事作驅動方式作為邏輯模擬器的主幹,以詳細描述之輸入輸出介面來作 為時基模擬的基礎。 研究結果:本混合邏輯模擬器可以用很快的速度來模擬一些複雜的電路裝置而不失去 正確的時基資料。
|