(3.238.174.50) 您好!臺灣時間:2021/04/20 20:39
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:許鉦宗
研究生(外文):Xu, Zheng-Zong
論文名稱:自動化動態CMOS電路產生系統
指導教授:劉寶鈞劉寶鈞引用關係
指導教授(外文):Liu, Bao-Jun
學位類別:碩士
校院名稱:國立中央大學
系所名稱:電子與資訊工程技術研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
畢業學年度:74
語文別:中文
論文頁數:83
中文關鍵詞:自動化積體電路組合邏輯電路電路產生系統資訊電腦電子工程
外文關鍵詞:COMBINATIONAL-LOGICINFORMATIONCOMPUTERELECTRONIC-ENGINEERINGINFORMATION-SCIENCE
相關次數:
  • 被引用被引用:0
  • 點閱點閱:102
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0

積體電路設計之自動化,為目前潮流所趨。而在超大型積體電路(VLSI)中,組合邏輯
電路(Combinational Logic) 的設計時常較其它部分費時。只有少數的CAD 工具能達
到自動化地進行輯化簡並產生其目的電路。本文含蓋一邏輯化簡的演算法及一自動動
態CMOS電路產生系統。此系統以真值表做為輸入的格式,並自動產生其對應的電路。
為達到更好的化簡結果,本文提出一個能適應兩層(Two-level) 和多層(Multi-level
) 邏輯電路化簡的演算法,而最後產生的動態CMOS電子電路,是以NORA為我們的標的
電路。
本文並討論在建立系統和邏輯化簡時所遭遇的種種問題,如:多變數邏輯化簡問題,
動CMOS中之RACE問題等等,且介紹解決之道。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔