(3.230.143.40) 您好!臺灣時間:2021/04/19 03:59
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:鄒篤中
研究生(外文):ZOU, DU-ZHONG
論文名稱:基於資料流計算機之硬體邏輯模擬器
論文名稱(外文):Data-flow computers as logic simulation machines
指導教授:李家同李家同引用關係
指導教授(外文):LI, JIA-TONG
學位類別:碩士
校院名稱:國立臺灣大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1986
畢業學年度:74
語文別:中文
中文關鍵詞:資料資料流硬體邏輯模擬器硬體邏輯模擬器
相關次數:
  • 被引用被引用:0
  • 點閱點閱:105
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
我們提出了一個基於資料流觀念的硬體邏輯模擬器。其主要功能是用來對零延遲時間
的電路做邏輯模擬。在一個電路中,我們把每一個邏輯閘轉換成資料流電腦中的一個
指令,而邏輯訊號則轉換成資料流電腦中的資料。當某邏輯閘的輸入訊號都到齊了,
則此閘所對應的指令就會被取出來執行。其執行後所計算出來的結果就是該邏輯閘在
此輸入訊號時的輸出。我們寫了一個軟體程式去模擬此硬體邏輯模擬器。並且以一些
實際的電路為例子去試驗,所有的例子都證明我們所提的硬體邏輯模擬器是可行的。

我們所提的方法,主要的好處是能夠完全利用存在邏輯模擬中的高度平行性的性質。
也就是,如果有兩個邏輯閘,他們所有的輸入訊號都已到達,則在我們的邏輯模擬器
中,他們能夠同時被計算。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔