本文之研究利用離子植入法，將7 * 10㎝劑量的As或P 離子以適當能量
植入（非晶矽）∕（鈦）∕（單晶矽基底）或（非晶矽）∕（鈦）∕（複晶矽基底）
的結構中，然後加以600及780 ℃ 各４０分鐘之兩段式熱回火處理可以同時形成矽
化鈦膜及其底下之一N∕P淺接面。離子的能量控制務必使該等離子植入於鈦金屬
層內或（鈦）∕（矽基底）之界面附近。上述方法所得之矽化鈦膜的電阻係數可低
至16∼17 ㎝，而且矽化鈦膜的表面及其矽化基底的接觸面都顯得較為平滑均勻。
同時，所得之N∕P 淺接面的接面深度只有0.08 m ，且崩潰電壓大於26伏特，足
夠未來超大積體電路之需求。唯一缺點是反偏壓漏電比一般傳統的N／P接面為大
可能是由於接面週邊的表面漏電所引起。應用上述同時形成的矽化鈦膜及N∕P
淺接面的結果於自動校正金屬矽化技術（Salicide Technology ）而以簡單製程製
作之SALICIDE MOSFET ，具有傳統結構之SALIOIDE MOSFET 元件大致相同的電氣特
性。
|