跳到主要內容

臺灣博碩士論文加值系統

(44.192.254.59) 您好!臺灣時間:2023/01/27 18:25
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:徐演政
研究生(外文):XU, YAN-ZHENG
論文名稱:在匯流排階層作裁決之高可靠度微算機系統設計
論文名稱(外文):A design of high reliability bus level voted microcomputer system
指導教授:王小川王小川引用關係
指導教授(外文):WANG, XIAO-CHUAN
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1987
畢業學年度:75
語文別:中文
中文關鍵詞:匯流排階層微算機系統容錯計算機系統故障偵測率短故障延遲
外文關鍵詞:C.VMP
相關次數:
  • 被引用被引用:0
  • 點閱點閱:113
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
容錯計算機系統的設計除了考慮可靠度之外,故障偵測率,故障延遲與再試時間也都
是非常重要的因素。提供容錯的能力通常有三種方法:三備份且表決,雙備份且比較
,備手且置換。第一法是最適於工業上的控制,因為它有高故障偵測率及短故障延遲

在此論文裡,我們提出在匯流排階層作裁決的TMR 系統以指替代傳統的TMR 在系統階
層作裁決的結構。此結構類似C‧vmp,但表決器比C‧vmp簡單很多。所提結構有下列
幾項優點:
(1)易於容忍暫態故障,即再試時間甚短。
(2)故障限制區局限在模組階層。
(3)提高可靠度。
(4)高度的故障偵測率。
(5)較低的故障延遲。
(6)適合作重要及時系統之應用。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top