本文首先提出多重位元定型計數法（Multibit Specific Form Count Method ）之新
觀念以達成資料壓縮，並以此觀念為基礎提出兩個可用於超大型積體電路的測試方法
。
第一個方法為改良型簽字分析法（Extended Siqnature Analysis ），可將待測電路
正確之輸出響應經過多項式除法及多重位元定型計數法兩種資料壓縮技巧之處理形成
惟一特徵值，不但節省記憶容量亦可達到百分之百的錯誤涵蓋率。
第二個方法為植入式多重位元定型計數法（Built In Multibit Specific Form Co－
nt Method ），在晶片設計之初即植入少量額外組合電路使待測序向電路於測試時其
正反器的正確響應可被壓縮形成惟一的特徵值，然後經由狀態表辨證法（State Ta－
ble Verification）驗證此一序向電路中的正反器正常運作與否。此一方法不但使序
向電路測試的困難度減輕到與組合電路相同，亦可減輕因測試所引起積體電路外界接
腳與佈線問題。
|