跳到主要內容

臺灣博碩士論文加值系統

(44.192.94.177) 您好!臺灣時間:2024/07/25 10:59
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:周志文
研究生(外文):ZHOU, ZHI-WEN
論文名稱:在超大型積體電路製造中元件隔離法
論文名稱(外文):A comparison of device isolations of VLSI fabrication
指導教授:張俊彥
指導教授(外文):ZHANG, JUN-YAN
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1988
畢業學年度:76
語文別:中文
中文關鍵詞:超大型積體電路積體電路電路元件隔離法隔離法區域性氧化法氧化法複晶矽墊層
相關次數:
  • 被引用被引用:0
  • 點閱點閱:243
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在本論文中,我們研究複晶矽墊層區域性氧化法(PolySi Buffer LOCOS,PBL)並與
其他的元件隔離技術比較。
複晶矽墊層區域性氧化訧是在區域性氧化法(LOCOS) 的氮化矽和氧化層之間,插入
一層薄的複晶矽。如此便可提高氧化矽的厚度並降低氧化層的厚度,以降低鳥啄(b-
ird’s beak) 長度,而所增加的應力就由複晶矽墊層來承受。在本研究中,我們已
得到0.15微米的鳥啄和無缺陷的場區氧化(由低漏電流得知),故可應用於1.
0和0.8微米的線路設計。
本文中討論到氮化矽厚度和場氧化溫度對鳥啄之影響,並依照一簡化的理論模型,模
擬鳥啄長度。我們相信複晶矽墊層區域性氧化法(PBL) 是很有展望的元件隔離技術
,在不久在將來應當可以取代傳統的LOCOS 技術。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊