|
精簡指令集電腦（REDUCED INSTRUCTION SET COMPUTER, RISC）的設計，主要是將大
部份的硬體資源用來支援一些簡單並且常用的運算。所以，應用RISC的設計理念，我
們可以透過大量的暫存器組與高頻寬的記憶體（HIGH MEMORY BANDWIDTH ），製作一
個簡潔，低成本卻高效益的處理器（PROCESSOR ）。然而，利用此技術去製作一個處
理器，通常需要最佳化的編譯器（OPTIMIZING COMPILER ）來降低處理器執行上的負
擔（OVERHEAD）。本論文利用解析模型化（ANALYTICAL MODELING ）的方法來說明一
部RISC型態的處理器（RISC/B）如何達到優越的效益。首先我們建立模型，然後度量
一些典型程式的特性，再將這些特性常作執行模型（EXECUTION MODEL ）的輸入參數
，進而窺探處理器設計上的取捨。
由於傳統模型處理速度的緩慢與缺乏完整性，作者嘗試從處理器架構的製作與內部組
織效益的觀點上，提出一個較傳統模型更細微（FINER GRANULARITY ）且具模組傾向
（MODULE-ORIENTED ）的模型。因此我們可以較精確地指出處理器執行的路徑，藉此
說明各種硬體資源的使用情形與導管作業（PIPELINING）的效益。可是由於細微模型
化產生大量的狀態而不易分析，所以我們將處理器的運算過程定義成一序列的運算模
組，接著將這些模組加上導管控制與例外處理整合而成為RISC/B處理器的運算流程圖
，最後再將此運算流程圖最佳化。有了最佳化的執行路徑，我們利用TIMED PETRI NE
T(TPN)並行與高階層描述的特性，將執行路徑轉成TPN 的表示法。換言之祇要假設TP
N 的轉移時間是獨立且固定，由可到達性分析，這些運算模組將被製成一序列的離散
時間的馬可夫鏈（DISCRETE-TIME MARKOV CHAIN）……這個鏈便是RISC/B處理器的模
型。
最後，我們則利用此模型探討了CACHE 存取時間與LINE SIZE 的取捨及導管作業安排
的成效。
|