跳到主要內容

臺灣博碩士論文加值系統

(34.204.172.188) 您好!臺灣時間:2023/09/23 00:22
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:黃學偉
研究生(外文):HUANG, XUE-WEI
論文名稱:一個適合超大型積體電路陣列設計的工作檯
論文名稱(外文):A workbench for VLSI array design
指導教授:任建葳任建葳引用關係
指導教授(外文):REN, JIAN-WEI
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1989
畢業學年度:77
語文別:中文
論文頁數:107
中文關鍵詞:超大型積體電路陣列工作檯積體電路鄰近遞迴演算法模型圖形模型檔案
外文關鍵詞:SUPER-MICROCIRCUITMICROCIRCUITALGORITHM-MODELDEPENDENCE-GRAPH-MODEL-FILE
相關次數:
  • 被引用被引用:0
  • 點閱點閱:154
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文中,吾人於Sun工作站上發展一個基於系統性方法的計算機輔助設計軟體。
這個稱為VAR的超大型積體電路陣列實現器,可以幫助使用者在行為表示模式上(
Behavioral Level)自動設計陣列處理器(Array Proc
essor)的架構。VAR有以圖形為基礎的使用界面和交談式的操作環境,因此
在使上非常便利。
VAR的設計法則包含三個主要階段;第一階段是將演算法的表示式改寫為單值設定
以鄰近遞迴(Single Assignment and Local Rec
urrence)的中介格式(IMF),藉著中介格式,編譯器可由其中找出這個
演算法的最大可能平行度;第二階段是由中介格式建立演算法模可(Algorit
hm Model)以及相依圖形(Dependence Graph);接著在
第三階段中,由演算法模型相相依圖形,透過線性轉換,可將陣列處理器建造起來。
後二階段已經藉由VAR而算動化,第一階段刖可藉著對演算法表示式,實行本論中
提出的單值設定及鄰近遞迴轉換法來達成。
除了中介格式外,使用者亦可將自己的相依圖形,藉由相依圖形模型檔案(Depe
ndence Graph Model File)輸入VAR;VAR同時也提
供一個包含許多常用演算法的程式庫,使用者可以很方便的從其中選擇自己需要的演
算法;此外VAR還提供快照(Snapshot)來展示陣列處理器的資料流(D
ata Flow)活動情形。
許多超大型積體電路陣列處理器已由VAR成功地設計出來。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊