跳到主要內容

臺灣博碩士論文加值系統

(44.192.94.177) 您好!臺灣時間:2024/07/21 18:36
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:廖述俊
研究生(外文):LIAO, SHU-JUN
論文名稱:對延遲故障的嚴格測試圖樣產生器
論文名稱(外文):Robust test pattern generator for delay faults
指導教授:李崇仁李崇仁引用關係沈文仁
指導教授(外文):LI, CHONG-RENSHEN, WEN-REN
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1989
畢業學年度:77
語文別:中文
論文頁數:57
中文關鍵詞:延遲故障故障測試測試圖樣產生器
相關次數:
  • 被引用被引用:0
  • 點閱點閱:151
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
近年來大家對於組合電路中永久故障的測試所做的研究已趨於完備,而隨著對品質和
效用的要求越來越高,大家開始把研究領域轉向組合電路中的延遲故障,本篇論文即
是針對組合電路的延遲故障研製了一個嚴格的測試圖樣產生器。
這個程式針對路徑延遲故障產生測試圖樣,所謂的路徑延遲故障是由於路徑的延遲超
過了電路的時序間隔而產生的延遲故障。要對路徑延遲故障產生測試圖樣,我們必須
在產生圖樣的過程中選擇最長的感應路徑。為了選擇這最長的路徑,我們定了一些路
徑長度資料在每個邏輯閘中,諸如每個邏輯閘的正常延遲、到電路輸入腳的最長延遲
等,另外我們還提出了一個名為FRONTIER的資料結構,它可以使延遲訊號經由最長的
路徑傳到電路輸出腳。有了以上工具,我們就可以選到最長的感應路徑而能對路徑延
遲故障產生最有效的測試圖樣。
前面提到,我們所產生的測試圖樣是嚴格的,一組嚴格的測試圖樣可以測試到所欲測
試的路徑延遲故障而不受到其他路徑延遲的影響。要使測試圖樣是嚴格的,我們要讓
感應路徑上所有的值都是穩定的,而且不讓其他路徑的延遲影響到感應路徑上訊號的
傳輸。為此,我們提出了一個七個值的邏輯系統,而由我們所定義的運算就可以達到
上述目的。除此之外,這個邏輯系統還可以減少產生測試圖樣時的尋找空間並可以提
高它的速度。
這個程式對五個在測試方面常用的標準電路的每一個延遲故障產生測試圖樣,並由一
個簡單的方法驗證知道這些測試圖樣都是正確而且嚴格的,程式是由C 語言寫成並建
立在SUN/110 工作站,UNIX作業系統上。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊