(3.231.29.122) 您好!臺灣時間:2021/02/26 00:24
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:郭錫勳
研究生(外文):GUO,XI-XUN
論文名稱:心縮式餘數處理系統
論文名稱(外文):Systolic residue number system processing
指導教授:羅浩榮
指導教授(外文):LUO,HAO-RONG
學位類別:碩士
校院名稱:逢甲大學
系所名稱:資訊工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1991
畢業學年度:78
語文別:中文
論文頁數:91
中文關鍵詞:心縮式餘式處理系統
外文關鍵詞:RNSCARRY-FREESYSTOLICINNER-PRODUCT-OPERATIONSBIT-LEVELMODULUS
相關次數:
  • 被引用被引用:0
  • 點閱點閱:114
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
由於餘數數字系統(Residue Number System-RNS) 的算術運算無進位(carry-free)以
及可平行快速運算的特性,使得餘數系統廣泛地應用在數位信號處理上。近年來由於
超大型積體電路的進步,餘數系統上的運算開始以心縮式陣列(systolic array)架構
來達成。本文主要探討三種心縮式架構來處理餘數的內積運算(inner product oper-
ations) 。第一種架構是一種一維的心縮式陣列,用來處理固定係數的內積運算,其
處理的方式是將運算元以位元層次(bit level) 來計算,每一位元的計算過程利用一
個心縮式陣列胞元(cell)來完成。此胞元內含一個模組運算對應表,亦即利用查表方
式快速取得計算結果。這種胞元結構簡單、規則、又具模組化條件。此外,為了縮短
陣列的長度節省空間,考慮加入改良式布氏乘法法則(modified Booth's multiplic-
ation algorithm)使得一維陣列的長度縮短一半。此種作法,一個胞元內含一個模組
運算對應表,但一次處理兩個位元,所以處理長度可縮短一半。更進一步,考慮加入
多位元編碼方式(multibit recoding scheme),以使陣列的長度更短,並且分析硬體
複雜度,得到一個結論:三位元編碼方式為較適當的作法。另外,這種架構適合於大
模數(modulus)為基底的運算。
第二種架構是一種循環式的架構處理變動係數的內積運算,這種架構乃基於模組運算
的週期特性,將一維陣列作循環鏈結,免除陣列長度受運算元位數多寡的限制。其胞
元結構即第一種陣列之胞元結構,而陣列的長度及數目隨模數的不同而不同。
第三種架構是一種非循環式的架構,亦是基於模組運算的週期特性,用來處理變動係
數的內積運算。這種架構與第一種類似,但融合第一種和第二種架構的特性,其陣列
的長度與數目亦隨模數的不同而不同。
循環式和非循環架構都是由通用的胞元構成,每個胞元均包含一個模組運算對應表。
這兩種架構都適用於以小模數為基底的運算。
本文所探討的架構均在Valid Scald 系統上模擬和驗證過。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔