本篇論文目的在利用快速熱退火(Rapid Theral Annealing , 簡稱為RTA)同時在單矽
晶源／汲極接面及多晶矽閘極形成鈦矽化合物, 即所謂的自動對準矽化(Self-aligne
d Silidation, 簡稱SALICIDATION) , 使得被矽化源／汲極接面和閘極面電阻(cheet
resistance) 降到1-2ohm／sq.,我們以此方法應用在1.0um CHOS元件的制程技術上。
當CMOS元件尺寸縮小至次微米時, 所需的接面愈來愈淺且互連線(interconnect)變得
更窄更長, 相對而生的串聯電阻(series resistance) 也就相對地增加, 導致操作速
率減慢及功率消耗增多的問題出現。其中所謂串聯電阻包括(1)源／汲極的面電阻; (
2)反應區通道電阻; (3)接觸電阻。
因此選擇適當的低電阻性閘極與接觸材料是必須的。自從1966年金屬矽化物(metal s
ilicide)被成功地用在矽接點時, 已有許多文章提出不同的金屬矽化物應用在制程上
。有些矽化物結合原來的復晶矽閘極形成“Polycide”結構。雖然在某些應用上, 金
屬矽化物甚至直接取代復晶矽當作MOS 的閘極, 但是為了保有久為人知。可靠的Poly
-Si／Si02 介面, Polycide就成為受歡迎的替代品, 當作MOS 元件的閘極同時兼有互
連線的功能。
比較傳統的deposited silicide on poly-silicon gate(polycide) 方法, 不但因沉
積polycide 而造成particle 增多及引起剝落(peeling) 現象的問題可以被消除, 而
且對polycide閘極而言, salicide技術僅需蝕刻polyslicon, 去除了polycide蝕刻上
的缺點。
針對鈦自動對準矽化時可能發生的氧化現象以及因矽橫向擴散(lateral diffusion)
所造成的閘極與源／湖極間的構接(bridging)問題, 我們在氮氣中以二次快速熱退火
(two-stepPTA) 來解決此后遺症, 使得一方面防止上述問題, 另一方面也達到我們所
需求的代電阻, 另外加入矽離子直入以促進鈦矽間的反應, 抑制其介面的粗糙。
在CMOS元件完成自動對準鈦金屬矽化物后, 發現其面電阻可降低0.9-1.5Ω／sq., 接
觸電阻可降至0.2Ω‧um 左右; 而元件特性其電流推動能力亦有增加, 我們所關心
的接面漏電流(junction leakase)也未因此而變差。