(3.236.175.108) 您好!臺灣時間:2021/02/27 06:49
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:范揚廣
研究生(外文):FAN,YANG-GUANG
論文名稱:組合式電路多重障礙測試樣本產生之研究
論文名稱(外文):Test generation for multiple fault detection in combinational circuits
指導教授:王駿發劉濱達
指導教授(外文):WANG,JUN-FALIU,BIN-DA
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1990
畢業學年度:78
語文別:中文
論文頁數:65
中文關鍵詞:組合式電路多重障礙測試樣本產生積體電路元件
相關次數:
  • 被引用被引用:0
  • 點閱點閱:92
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:1
近年來, 由於超大型積體電路製造技術的進步, 積體電路元件的縮小和電路的複雜度
增加,導致了多重障礙發生的機會也增加。因此,對於測試樣本的產生(test patte-
rn generation)而言, 電路中只有單一障礙(single fault)的假設, 很明顯就不再適
用了。
針對於組合式邏輯電路,H. Cox的障礙分析方法 [1], 產生向量對(vector pairs)以
後, 使用前向傳遞(forward propagation) 、後向推論(backward implication)、再
前向傳遞(re-foward propagation) 、假觀察點(pseudo obervation points)和相鄰
性(adjacency) 的分析來做測試樣本產生的多重障礙無條件涵蓋率(unconditional c
overage)分析,即使電路中含有不可測障礙(untestable)或未測到的(untested)障礙
,此分析方法依然有效。但是,原方法使用隨機方式來產生向量,涵蓋率剛開始的時
候增加很快,而後來剩下少部份尚未被偵測到的障礙時,則增加得非常慢。我們的系
統針對其缺點加以改進,利用PODEM 演算法及最大激發(maximal sensatization) ,
發展出改良式的輸入向量產生方法。本系統經實驗結果顯示,能夠以比較少的測試向
量對,達到較高的涵蓋率。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔