(3.232.129.123) 您好!臺灣時間:2021/03/06 01:15
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳錦洲
研究生(外文):CHEN,JIN-ZHOU
論文名稱:綜合特徵可測試的可程式邏輯陣列的切割演算法
論文名稱(外文):Partitioning algorithms for syndrome-testable PLAs
指導教授:沈文仁
指導教授(外文):SHEN,WEN-REN
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1990
畢業學年度:78
語文別:中文
論文頁數:79
中文關鍵詞:綜合特徵可程式邏輯陣列切割演算法總附加電路負荷加權重序法移位暫存器
相關次數:
  • 被引用被引用:0
  • 點閱點閱:101
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
綜合特徵測試技巧是一種既簡便又有效的可程式邏輯陣列的測試方法。但是, 運用於
多輸入的可程邏輯陣列時, 為了使其測試輸入時間合乎一般所能接受的長度, 必須將
可程式邏輯陣列加以切割並分別測試。然而, 傳統的綜合特徵可測試的可程式邏輯陣
列的切割技巧所需負擔的額外的附加電路是相當龐大的。因此, 在本論文中便提出了
兩種因應的對策, 第一種稱為輸入加權重序演算法, 此演算法仍採用傳統的互斥邏輯
來切割可程式邏輯陣列, 所不同的是我們除了考慮到整個可程式邏輯陣列的電路特性
外, 更利用了一套依加權技術調整可程式邏輯陣列的輸入端次序的技巧, 使得互斥邏
輯的電路負荷減至最低。至於, 第二種方法則稱為移位暫存器切割演算法, 其最大不
同之處就是以一移位暫存器取代了原先互斥邏輯的切割功能。同時, 除了仍採用了第
一種演算法中的切割技巧之外, 我們更利用了一套積項重排序的技術, 使得整體的硬
體額外電路負荷更大為縮減了, 此外更有輸入測試計數器的尺寸及總測試時間降低的
優點。最後, 在本論文的末尾亦提供了一些可程式邏輯陣列的實驗例子來說明和比較
傳統方法與這些切割演算法的優劣。根據實驗的結果, 在比較總附加電路負荷時, 輸
入加權重序法比起傳統的方法降低了26%;另外, 運用移位暫存器切割演算法更可使其
平均的電路佈局附加面積降低至只占整體面積的3.75%。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔