本文提出了一套用於合成數位信號處理積體電路的架構合成系統。其目的架構包括了兩個階層，系統階層採用以非同步介面溝通的多處理器架構，而處理器階層則由多匯流排及多運算單元構成。為配合此目的架構，我們設計了一個高階描述語言DSL，除提供使用者描述電路行為外，尚有描述結構資訊的能力，使用者因而可以決定合成電路之部份結構。電路運算所使用的運算單元，在本系統中建成一個運算單元館，提供多功能、多時週、導管化的模組，並提供外界修改的能力。
我們並研製了以此架構為基礎的架構合成器，它可接受以DSL描述的數位信號處理演算法，經過模組選擇、語法辨識、微程式碼排程、硬體配置以後，可以獲得執行此演算法之積體電路架構。再經由一個轉換程式的轉換可與GENESIL連接，產生電路之佈局。本文最後並以完整的設計範例來說明本系統的合成程序及其結果。
|