(3.235.11.178) 您好!臺灣時間:2021/02/26 03:34
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:黃鍚霖
研究生(外文):HUANG, XI-LIN
論文名稱:組合邏輯電路的極小測試集
論文名稱(外文):Minimal test sets for combinational circuits
指導教授:李崇仁李崇仁引用關係
指導教授(外文):LI, CHONG-REN
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1992
畢業學年度:80
語文別:中文
論文頁數:48
中文關鍵詞:組合邏輯電路極小測試集
相關次數:
  • 被引用被引用:0
  • 點閱點閱:49
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本篇論文研製一個高效率測試圖樣產生系統,這個系統提供幾種經驗法則去實現極
小高涵蓋率(High Fault Coverage) 的測試圖樣。這些經驗法則分別是(1)動態
壓縮(Dynamic Compaction)。(2)故障樣本的排序(Fault Ordering)。(3)動
態可測性計量分析(Dynamic Testability) 輔助產生高涵蓋率的測試集。以及(4
)逆行偏向的測試圖樣產生器(Reverse Order Patial TPG)。經由若干基準電路的
實驗中顯示,這個系統比以前所發表的系統產生較小的測試圖樣集。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔