(3.237.97.64) 您好!臺灣時間:2021/03/04 12:07
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:楊文祿
研究生(外文):Yang, Wen-Lu
論文名稱:超大型積體電路接觸電阻之研究
論文名稱(外文):A study of contact resistance for VLSI metallization
指導教授:雷添福李崇仁李崇仁引用關係
指導教授(外文):Lei, Tian-FuLi, Chong-Ren
學位類別:博士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1992
畢業學年度:80
語文別:中文
論文頁數:192
中文關鍵詞:超大型積體電路接觸電阻研究電子工程
外文關鍵詞:ELECTRONIC-ENGINEERING
相關次數:
  • 被引用被引用:0
  • 點閱點閱:142
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在本論文中,我們分別用數值模擬與解析模式來證實垂直式卡爾文測試電阻結構確
實比以往的任何結構更能準確地測量不同材料間之接觸電阻。在解析模式中我們得
到垂直結構的展阻誤差小於水平式結構且這個誤差小的不會影響到測量值。但在數
值模擬方面我們得到對不準效應造成垂直式結構的最大誤差來源。於是我們發展出
自行對準式垂直卡爾文測試電阻結構,此結構由於成功地去除在傳統垂直結構中的
對不準效應使得測量直更為精確。實驗上由此結構測量出鋁與矽的接觸電阻係數可
低至10Ω-um^2 ,這個實驗值說明水平式結構以往都高估了鋁與矽之間的接觸電阻
。對矽化鈦與矽之間的接觸而言,實驗發現直接反應的矽化鈦比同時蒸鍍鈦與矽更
能得到較低的接觸電阻且矽化鈦與矽之接觸可耐溫到 900C。在鋁與矽化鈦對複晶
矽的接觸系統方面,實驗中發現此結構的接觸電阻比鋁與矽化鈦對相同濃度的單晶
矽大了許多。這是由於在複晶矽中所佈植的雜質不能有效的活化並且電子移動率小
於單晶矽的移動率。然而此結構經氫被覆處理後在大部份情況下均會改善其接觸電
阻,其中最佳者有將近十倍的改善。由霍爾測量中發現藉由氫被覆使得接觸電阻的
降低並不是由於雜質濃度的改善而可能是電子移動率的改善其意味著在晶界與表面
上的缺陷可藉由氫被覆處理而降低。在本文中,由離子植入金屬與離子植入矽化物
方法所行成之淺接面也藉由垂直式結構測量其接觸電阻。實驗結果發現離子植入金
屬並不能得到好的結果但良好電性之淺接面卻可由離子植入矽化物方法而得到。但
接面電性隨著所蒸鍍之鈦膜厚度而改變與矽化鈦會下沈至矽基座為離子植入矽化物
方法的缺點。為了解決此缺點,我們發展一種由複晶矽固態擴散源所形成淺接面再
利用鈦膜來消耗此層複晶矽之新穎製程。此製程可得到超淺接面與非常好電性之接
面。此接面電性並不隨著鈦膜厚度而改變且矽化鈦並不會下沈至矽基座表面以下,
故此製程可應用於毫微米元件。本論文中,自行對準垂直式結構也成功地運用到測
量複晶射極之射極電阻。實驗顯示此電阻主要決定於複晶矽與單晶矽之界面特性且
單晶矽的表面處理將對此射極電阻產生重大影響,此外、高的射極濃度與高的括散
溫度將更容易破壞複晶矽與單晶矽間之自生氧化層而降低射極電阻。最後我們也對
多層金屬連線作數值模擬,結果顯示電流將在一個急轉彎的內轉彎處擁擠,所以為
了減少電子遷移問題在急轉彎的角落必須使之平滑。
合格證明
Contents
Abstract(in Chinese)
Abstract(in English)
Acknowledgement
Table Captions
Figure Captions
CHAPTER 1 INTRODUCTORY SURVEY
1-1 Basic Observations
1-2 the Impact of Contact Resistance on Sub-micron MOSFETs
1-3 An Overview of Test Structures for Measuring the Specific Contact Resistivity
1-4 Measurement Errors on the TLM, CBKR, and VTR Structures
CHAPTER 2 NUMERICAL AND ANALYTICAL MODEL OF THE VTR STRUCTURE
2-1 Introduction
2-2 Numerical Simulation of the VTR Structure for the Specific Contact Resistivity
2-3 The Spreading Resistance Error in the VTR Structure for the Specific Contact Resistivity
2-4 Conclusions
CHAPTER 3 THE SELF-ALIGNED VTR STRUCTURE FOR MEASURING THE SPECIIFIC CONTACT RESISTIVITY OF A1(1%Si)AND TiSi2 CONTACTS TO SILICON
3-1 Introduction
3-2 The Self-aligned Vertical Kelvin Test Resistor Structure
3-3 Sample Fabrication and Measurement
3-4 Results and Discussions
3-5 Conclusions
CHAPTER 4 SPECIFIC CONTACT RESISTIVITY OF A1(1%Si) AND TiSi2 CONTACTS TO POLYCRYSTALLINE SILICON AND THEIR HYDROGENATION EFFECTS
4-1 Introduction
4-2 Test structure and Experimental Procedures
4-3 Results and Discussions
CHAPTER 5 CONTACT RESISTANCE MEASUREMENT OF SHALLOW JUNCTIONS FORMED BY IMPLANTATION THROUGH METAL(ITM)AND INPLANTATION THROUGH SILICIDE(ITS)
5-1 Introduction
5-2 Experimental procedures
5-3 Results and Discussions
5-4 Conclusions
CHAPTER 6 THE IMPACT OF TiSi2 ON THE CONTACT RESISTANCE FOR SHALLOW JUNCTIONS FORMED BY OUT-DUFFUSION OF ARSENIC FROM POLYSILICON
6-1 Introduction
6-2 Experi0ments and Measurements
6-3 Results and Discussions
6-4 conclusions
CHAPTER 7 EMITTER RESISTANCE OF POLYEMITTER BIPOLAR TRANSISTORS
7-1 Introduction
7-2 Teat Structure and Experimental procedures
7-3 Results and Discussions
7-4 Conclusions
CHAPTER 8 NUMERICAL SIMULATION ON THE VIA HOLE OF THE MULTILAYER INTERCONNECTION STRUCTURE
8-1 Introduction
8-2 Simulation Model
8-3 Simulation Results and Discussions
8-4 Conclusions
CHAPTER 9 CONCLUSIONS AND RECOMMENDATION FOR FURTHER RESEARCH
REFFRENCES
VITA
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔