臺灣博碩士論文加值系統

本論文設計了兩個數位中值濾波器之電路架構，其中之一為字元級(word-level)電路
，另一為位元級(bit-level) 電路。兩者的電路複雜度均與濾窗寬(W) 成正比(O(W))
，故非常適合於大濾窗的信號處理。前者有處理速度隨字元之位元數N 的增加而降低
之缺點，後者針對此缺點再進一步的改良使擁有處理速度不會因為N 的增加而降低的
優點。