(3.239.192.241) 您好!臺灣時間:2021/03/02 20:02
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳財木
研究生(外文):Wood Chen
論文名稱:一個提供超純量多處理機系統設計之模擬及路徑環境
論文名稱(外文):A Simulation and Trace Environment for Superscalar based Multiprocessor Design
指導教授:陳 正
指導教授(外文):Cheng Chen
學位類別:碩士
校院名稱:國立交通大學
系所名稱:資訊工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1993
畢業學年度:81
語文別:中文
論文頁數:125
中文關鍵詞:多處理機超純量模擬分享記憶體平行簡化指令集
外文關鍵詞:MultiprocessorSuperscalarSimulationShared-memoryRISCParallel
相關次數:
  • 被引用被引用:0
  • 點閱點閱:94
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文之目的在對超純量為基礎的分享記憶體 (Share Memory) 多處理機
系統設計上的重要考慮作探討,並設計一個模擬系統 (Superscalar
based Multiprocessor Simulation and Tracing System ,簡稱
SMSTS) 作為研究設計上的重要環境。SMSTS是一個軟體模擬系統,用來
模擬一個以超純量為基礎的多處理機 (Multi-Processor 簡稱 M.P.)
系統架構;其目的為模擬 M.P. 系統中所有處理單元 (Processor
Element,簡稱 PE) 的平行執行環境,以得到 M.P. 系統執行時正確
的路徑,而此路徑所對應的記憶體存取行為 (Memory Access Behavior)
則經由記憶體模擬器 (Memory Simulator) 的模擬,以獲得此 M.P.系
統整體的評估資訊做為設計者主要的依據考量。本模擬系統利用一平行化
的時序控制模式 (Timing Control Model) ,而可建立在單一工作站上
,或將來分散於多台工作站上作平行模擬。且彈性地提供O.S.、M.P.架構
、記憶體模擬器及 PE 模式之探討,針對不同的需求作模擬,並且提供非
指令插入式的 Monitor 及 Debuging 環境;使設計者能效率、彈性地
模擬,以達到有效的評估、改善之設計目標。目前,我們已將此模擬環境
建立於 SUN、 IBM 工做站上,以 C 語言設計完成;此外,並針對我們的
超純量M.P.系統做驗証評估工作,包括 M.P.系統中通訊花費(
Communication overhead)、超純量指令層次平行化、記憶體延遲(
Latency)、延遲隱藏、...等特性之探討;並依據超純量在 M.P.系統設計
上的特性,提出設計重要之考量準則。

In this thesis, we disscus the issues of superscalar based
shared-memory multiprocessor design. And we have developed a
simulation system named SMSTS (Supersacalar based
Multiprocessor Simulation and Tracing System) as an useful
environment for exploring some important design issues. SMSTS
is a software Simulation based on superscalar PE (Processor
Element) for shared-memory multiprocessor system. It's used to
obtain data and generate parallel program's traces for
evaluating the multiprocessor system and behavior of
superscalar PE. The supersclar PE is retargetable by the
description of machine SPEC, and can link with variable
architecture simulator for each M.P. environment. Our simulator
is designed by a parallel timing control model, that can be
built in a workstation or easily port to multi-workstations in
the future. It provides a flexible simulation environment for
the discuss on different O.S. , M.P. memory architecture, and
PE models.SMTS also provides system designer a non-instructive
debugging and monitoring environment. We have already used it
to evaluate our designed superscalar M.P. system, including the
issues of communication overhead, superscalar instruction
parallelism, memory latency, latency hidden ... and so on, then
propose some design criterions for the superscalar M.P. system.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔