(3.236.6.6) 您好!臺灣時間:2021/04/22 18:55
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:郭峻因
研究生(外文):Jiun-In Guo
論文名稱:離散弦轉換之超大型積體電路陣列設計
論文名稱(外文):VLSI Array Designs for the Discrete Sinusoidal Transform
指導教授:任建葳任建葳引用關係
指導教授(外文):Chein-Wei Jen
學位類別:博士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1993
畢業學年度:82
語文別:英文
論文頁數:158
中文關鍵詞:離散轉換超大型積體電路陣列.
外文關鍵詞:Discrete TransformVLSI Array.
相關次數:
  • 被引用被引用:0
  • 點閱點閱:129
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文主要針對離散弦轉換之超大型積體電路陣列設計提出一個有系統的
設計方法,此方法分別從演算法、硬體架構及實現方式等三方面加以分析
考量,採取迴旋列式演算法、心脈式陣列架構與以記憶體為結構基礎之實
現。利用此項方法所設計的陣列,比傳統利用乘法器之心脈式陣列及近年
來流行的分散式算術為基礎之陣列更能節省硬體成本。此外,本論文亦推
導了一個針對多維離散哈特利轉換的新列式,利用此列式可以避免以傳統
方法設計所帶來的額外代價。
This dissertation presents a systematic approach to design VLSI
arrays for the discrete sinusoidal transforms. Considering from
the aspects of algorithm, architecture, and implementation, the
presented approach adopts the cyclic convolution formulation,
systolic array realization, and memory-based implementation.
Using the presented approach can yield VLSI array designs which
are more efficient in hardware than the conventional systolic
arrays based on multipliers and the distributed arithmetic
architectures. In addition, in this dissertation, we also
develop a new formulation for the multi-dimensional discrete
Hartley transform such that we can avoid the undesirable
overhead in the hardware designs resulted from the conventional
design approach.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔