跳到主要內容

臺灣博碩士論文加值系統

(44.200.194.255) 您好!臺灣時間:2024/07/22 02:07
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:李國嘉
研究生(外文):Li, Guo-Jia
論文名稱:CMOS低功率數值控制振盪器之晶片設計
論文名稱(外文):A CMOS low-power numerically controlled oscillator chip design
指導教授:項春申
指導教授(外文):C. Bernard Shung
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電子研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1994
畢業學年度:82
語文別:英文
論文頁數:56
中文關鍵詞:CMOS低功率晶片設計電子工程數值控制振盪器低功率ROM 的壓縮可程式邏輯陣列降壓轉換器
外文關鍵詞:ELECTRONIC-ENGINEERINGNCOlow powerROM compressionPLAvoltage down converter
相關次數:
  • 被引用被引用:0
  • 點閱點閱:119
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0

在本論文中,我們設計一低功率之數值控制振盪器晶片。其功能特徵包括:48位元
之頻率解析、12位元之振幅解析及15位元之相位解析、正弦或餘弦之2補數或二進
位偏移輸出碼、微處理器匯流排之控制輸入、和具3.3 伏特或5 伏特可供選擇之電
源。為達到低功率要求,我們採用管狀架構的累加器和一些ROM 的壓縮技巧;此外
,也設計了晶片內降壓轉換器和供正弦或餘弦查表用的低功率單相位 PLA。此一晶
片採用0.8μm SPDM 的CMOS生產技術,估用10.6 mm 的面積,內含二萬三千顆電
晶體。模擬結果,此振盪器能操作在50MHz 的頻率,平均消耗功率約130mW 。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊