跳到主要內容

臺灣博碩士論文加值系統

(44.200.27.215) 您好!臺灣時間:2024/04/20 09:08
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:張志達
研究生(外文):Chih-Tar Chang
論文名稱:寬頻整合服務數位網路模擬測試系統後處理器模組的設計與製作
論文名稱(外文):The Design and Implementation of Post Processor in B-ISDN Simulation Testbed
指導教授:張進福張進福引用關係
指導教授(外文):Jin-Fu Chang
學位類別:碩士
校院名稱:國立中央大學
系所名稱:資訊及電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1994
畢業學年度:82
語文別:中文
中文關鍵詞:後處理器寬頻整合服務數位網路固定位元速率可變動位元速率非同步傳輸模式探針
外文關鍵詞:Post ProcessorB-ISDNCBRVBRATMProbe
相關次數:
  • 被引用被引用:0
  • 點閱點閱:93
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
二十一世紀之資訊通信服務已經走向電腦與通訊 (C & C ) 時代,語音、
影像及圖文數據等資訊之傳送、與傳統電信網路所傳送之電話、傳真或數
據等之速率有很大的差別,為使資訊能快速傳遞並互為流通共用,則需提
供高速寬頻 (Broadband ) 之資訊網路,於是「寬頻整合服務數位網路
」 ( B-ISDN)便取代了「窄頻整合服務數位網路」 ( N-ISDN )。本研
究即在描述植基在 「寬頻整合服務數位網路模擬測試系統」 (
Simulation Testbed )後處理器 (Post Processor )之實際製作方法及
細步設計,希望藉由後處理器的建立,使「網路模擬測試系統」的使用者
易於觀察網路模擬結果,而能作更有效率的評估及分析。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊