臺灣博碩士論文加值系統

一般而言，雙載子接面電晶體 ﹝BJT﹞具有速度快與驅動力強的優點，但
較高的能量耗損與較大的所佔面積為其缺點。可是由於複晶矽射極電晶體
﹝ Poly-silicon Emitter Transistor ﹞ 技術的引用，雙載子接面電晶
體的缺點已經可以被大幅度的改善並日趨廣泛的在超大型積體電路﹝
VLSI ﹞中使用。與次微米金氧半場效電晶體﹝ MOSFETs ﹞ 相似，複晶
矽射極電晶體也具有嚴重的熱載子效應現象。但是較之金氧半場效電晶體
，有關複晶矽射極電晶體熱載子效應的相關研究仍嫌不足。因此，有關複
晶矽射極電晶體的可靠度分析是值得重視的問題。當雙載子接面電晶體愈
做愈小的同時，電晶體的接面深度變淺與射極基極的攙雜濃度變高是不可
避免的。基於這個原因，在射基極的接面附近將會產生一較高的電場，然
而高電場卻因此會降低接面的累增崩潰電壓，同時產生熱載子。這個現象
與金氧半場效電晶體中，汲極端附近產生的熱載子現象相似。這些高能量
的熱載子可以破壞在射基極的接面上的氧化層，然後嚴重影響複晶矽射極
電晶體的可靠度。在射基接面反向偏壓下，與順向偏壓載子進入高注入區
時，電晶體所受熱載子影響之不穩定性將可能發生。本篇論文探討有關次
微米複晶矽射極電晶體的熱載子效應現象，使用的方式為直流與交流電
壓 Stress 法。使用的量測方式為 I-V 量測法與低頻雜訊量測法。被直
流或交流電壓 Stress 的電晶體會有元件特性退化的現象，實驗結果顯示
：交流電壓會提供一小而有限的復原效果。一〝電阻模型〞被提出來模擬
電晶體被 Stress破壞至不能使用時的 I-V 特性，配合元件的低頻雜訊
特性，可以有助於瞭解電晶體在被破壞後的行為與破壞發生的所在。

Hot-carrier effect of the self-aligned polyemitter bipolar
transistor is investigated. Both DC and AC stress experiment
are performed and compared with. In addition to the I-V
measurement,the low frequency noise measurement is also used
for detecting devices degradation. Experiments indicate that
the forward-bias cycle of the AC stress provides a small
recovery effect. And this effect is limited. A "Resistance
model" is porposed to simulate the failed devices.