|
進年來,隨著VLSI技術的快速成長,鐘波誤差(clock skew)和介面電路在
VLSI設計上形成了不小的困擾,而非同步電路的特性正好可以解決這些問
題。自從Chu[1]提出STG(signal transition graph)作為非同步電路的規
格描述工具之後,經由STG為出發點的相關研究也越來越多。在本研究中即
針對一個不能滿足合成條件的STG加以修正,使其為有效的STG。在本文所
描述之訂正STG的方法皆直接在STG domain 上處理而不必展開成狀態圖(
state graph),且STG的範圍相當廣泛。我們是以全面性的角度去分析各種
解法,再加上面積的考量,有效率的完成STG的訂正。
|