(3.238.96.184) 您好!臺灣時間:2021/05/12 22:19
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:洪堅友
研究生(外文):Jion-Iou Hong
論文名稱:指標處理器使用可程式規劃邏輯閘陣列設計
論文名稱(外文):FPGA Design for Pointer Processor
指導教授:吳國棟
指導教授(外文):Kuo-Tan Wu
學位類別:碩士
校院名稱:國立中正大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1995
畢業學年度:83
語文別:英文
中文關鍵詞:指標處理器可程式規劃邏輯閘陣列
外文關鍵詞:Pointer ProcessorFPGA
相關次數:
  • 被引用被引用:0
  • 點閱點閱:124
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文中著重在描述指標處理器(Pointer Processor)的硬體線路設計。
指標處理器是用在同步光纖網路(SONET)系統中,它可以用來控制三路
STS-1低速的訊號多工 (Multiplexer)到STS-3高速訊號的過程中,去做框
標對齊(Frame Alignment)的動作,其中包含了三大部分:指標解釋器(
Pointer Interpreter),彈性儲存器(Elastic Store),指標產生器(
Pointer Generater)。現在已經自行設計完成了指標解釋器及指標產生
器,而彈性儲存器則使用 CY7C409A這一顆IC來取代。有了指標處理器,
未來可以繼續往 OC-3,OC-12的方向繼續研究。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔