跳到主要內容

臺灣博碩士論文加值系統

(44.200.27.215) 您好!臺灣時間:2024/04/24 16:23
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:李天寶
研究生(外文):Tian-Poe Lee
論文名稱:具直流及交流測試功能之混型電路邊界掃描設計及其自動產生系統
論文名稱(外文):A design and an automatic generation system for mixed-mode boundary scan with DC and AC testing capability
指導教授:李昆忠李昆忠引用關係
指導教授(外文):Kuen-Jong Lee
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1995
畢業學年度:83
語文別:中文
論文頁數:69
中文關鍵詞:測試診斷邊界掃描類比邊界掃描元件硬體描述語言可測性設計剖析
外文關鍵詞:testingdiagnosisboundary scananalog boundary scan cellVHDLDFTparse
相關次數:
  • 被引用被引用:0
  • 點閱點閱:195
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
由於現今製造技術精進,傳統的測試法已很難測試高複雜度之積體電路及
印刷電路版。若只考慮數位電路方面,這問題可利用數位邊界掃描測試(
IEEE Std. 1149.1)有效的解決。不過在類比或混型電路測試乃是一個難
課。在本論文中,我們己發展一個全新的混型邊界掃瞄(Mixed-mode
boundary Scan)測試架構。此架構中的數位部分,依循 IEEE
Std.1149.1的標準。而就類比電路而言:我們提出一新的類比邊界掃描元
件(Analog boundary scan cell)及其控制電路,另亦定義四個測試指
令。為了驗證我們所設計的電路,我們利用 Hspice 來模擬類比邊界掃瞄
元件(Analog boundary scan cell)及 VHDL 硬體描述語言來描述我們
所設計的控制電路。本設計包含有以下之特點:(1)不同點之電壓可同
時擷取。(2)不同之測試訊號可同時供給不同之測試控制點。(3)測試
訊號之供給及測試結果之輸出可同時進行。(4)可執行 DC 及 AC 訊號
之測試。另外在硬體設計上,我們亦發展了一套具圖形介面之自動產生邊
界掃描測試電路系統,將數位/類比之邊界掃描電路加入由 VHDL 所描述
的電路。為使邊界掃描電路更容易加入任何的應用電路中,我們在SUN
works- ation 的 Openwin 環境下發展了使用者圖形介面,使使用者更方
便使用本系統。

Current technologies for manufacturing VLSI and PCB circuits
are so complex that the traditional testing method cannot deal
well with these circuits. This problem can be effectively
solved by using digital boundary scan testing (i.e., IEEE Std.
1149.1) if only digital circuits are concerned. However analog
or mixed- mode circuit testing is still a difficult problem. In
this thesis we develop a new mixed--mode boundary scan
architecture. The digital part of this architecture complies
with IEEE Std. 1149.1. For the analog part, we propose a new
analog boundary scan cell, present the required test control
circuits, and define 4 analog test instructions. The Hspice and
VHDL simulators are used to verify the analog boundary scan
cell and the control circuits, respectively. Compared with
previous analog boundary scan design, our architecture has the
following advantages. (1) Signals at various test points can be
sampled simultaneously, (2) test stimuli can be injected to
various test points simultaneously, (3) test stimuli loading
and test response outputting can be done simultaneously, and
(4) both DC and AC testing are allowed. In addition to the
hardware design, we also develop a system to automatically
generate digital and/or analog boundary scan circuitry for a
circuit described in VHDL. To make the system easy to use, a
user--friendly graphic interface has been implemented on the
SUN workstation under the Openwin environment. Using this
system, one can easily add boundary scan circuits to any
designed applications.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊