臺灣博碩士論文加值系統

本論文是設計一種新式比較器電路以提升類比到數位(A/D) 轉換器的轉換
速度。新式比較器的設計採用二個匹配的CMOS反相器交叉相連成正回授的
結構，利用正回授特性提高速度使其具有10ns的響應時間。使用CMOS IC
(4066和4069) 組成此設計證明它的確是一種比較電路，最後使用OPUS軟
體工具和0.8μm SPDM(Single Poly Double Metal) 製程技術製作成一個
面積為97.8μm×64.4μm的單矽晶片積體電路。

This work is a new design for speeding A/D converter. Two
completely matched inverters formed by a cross-couple
connection are applied in the design. Because of the
characteristics of positive feedback,we can achieve a high
speed frequency response . We assemble CMOS IC components to
certify that this circuit is exactly a comparator.And then,we
try to use the SPDM environment to implement this circuit.