(18.207.129.82) 您好!臺灣時間:2021/04/19 21:13
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:謝雨蒼
研究生(外文):Yu-Tsang Shieh
論文名稱:一閘級電路圖產生系統及其在電路測試之應用
論文名稱(外文):A Gate-Level Schematic Generation System and Its Applications on Circuit Testing
指導教授:李昆忠李昆忠引用關係
指導教授(外文):Kuen-Jong Lee
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1996
畢業學年度:84
語文別:英文
論文頁數:68
中文關鍵詞:電路圖圖形使用者界面電路測試
外文關鍵詞:Schematic Diagramgraphical user interfacegraphical user interface
相關次數:
  • 被引用被引用:0
  • 點閱點閱:131
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文建立了一套閘級電路圖自動產生系統(Automatic Gate-Level
Schematic Diagram Generation System, AGSD)。我們將電路圖的產生過
程分成七個部份:分配閘級(level assignment)、加入虛擬模組(
virtual module insertion)、聚集扇入模組(fanin module grouping)、
最後的置放(final placement)、通道繞線 (channel routing)、列接線
重疊的解決(row nets overlapping resolution)以及接點的加入(dot
point addition)。除了自動產生電路圖外,我們也實現了一些功能在本
系統上,以幫助一個電路設計者能在各種電路測試的問題上做互動式分析
。這些功能包括了可測試能力的計算(testability calculation)、邏輯
模擬(logic simulation)、錯誤模擬(fault simulation)以及測試向量產
生 (test generation)。在電路測試的分析上是基於單一固著錯誤
(single stuck-at fault)的模型發展而成。本系統中的錯誤模擬及測試
向量產生的程式分別是利用差動式錯誤模擬(differential fault
simulation)以及PODEM的方法實現。利用本系統(AGSD),一個電路設計者
能夠輕易地經由產生出來的電路圖來追蹤電路描述檔(net-list file)並
可以利用友善的圖形使用者界面(graphical user interface, GUI)來針
對各種有關電路測試的問題做互動式的檢驗。

In this thesis, an Automatic Gate-level Schematic Diagram
generation system called AGSD is developed. We divide the
schematic generation work into seven phases: level assignment ,
virtual module insertion, fan-in module grouping, final
placement, channel routing, row nets overlapping resolution and
dot points addition. In addition to the schematic generation,
we have also implemented several tools on AGSD to assist a
designer to interactively analyze the various test problems of
the circuits. These tools can be used for testability
calculation, logic simulation, fault simulation and test
generation. The circuit testing analysis is based on the single
stuck-at fault model. The differential fault simulation and the
PODEM algorithm are used to implement fault simulation and test
generation in our system, respectively. With the schematic
generation system AGSD, a designer can easily trace a circuit
net-list with a schematic diagram and interactively examine the
various circuit testing properties with a friendly graphical
user interface (GUI).

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔