(3.238.174.50) 您好!臺灣時間:2021/04/16 16:11
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:苑敏學
研究生(外文):Min-shueh Yuan
論文名稱:應用於同步光纖網路時序回復系統之超大型積體電路設計
論文名稱(外文):CMOS Timing Recovery for SONET OC-3
指導教授:汪重光汪重光引用關係
指導教授(外文):Prof. Chorng-kuang Wang
學位類別:碩士
校院名稱:國立中央大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1996
畢業學年度:84
語文別:中文
中文關鍵詞:鎖相迴路鎖頻迴路混合模式頻率限制器
外文關鍵詞:PLLFLLmixed-mode frequency delimiter
相關次數:
  • 被引用被引用:0
  • 點閱點閱:287
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在數據傳輸系統中,為了節省硬體成本、功率消耗及頻寬限制等多方面之
考量,往往只有傳送數據資料。其同步之時脈信號並未隨著數據資料傳送
。因此,在接收端須藉時序回復電路從資料中萃取時脈訊號,以正確還原
傳送的資料。在時序回復系統設計上,捕捉時間 (acquisition time) 與
回復時脈信號的擾動 (jitter) 是兩項相互牽制且重要的設計參數。也就
是說在傳統的鎖相迴路中,快速捕捉與低擾動輸出無法同時達成。為了解
決這個問題,提出了許多輔助頻率捕捉的架構。而已有的架構中,最嚴重
的缺點在於鎖相、鎖頻兩迴路間的相互干擾。在本篇論文中,我們成功地
提出了一個快速捕捉且不會加劇回復時脈擾動的獨立鎖相/鎖頻迴路。因
混合模式頻率限制器的設計,使迴路能完全獨立不相互干擾。經由系統驗
證、線路設計模擬,最後再到佈局和佈局後之模擬。以聯華電子公司
之0.8微米DPDM 金氧半場效電晶體之製成技術完成晶片製作。並採用同步
光纖網路 (SONET OC-3) 作為測試環境,驗證所提出的系統。其最後的效
能如下: 小於10 微秒的捕捉時間,晶片面積大約10.15平方毫米,供應
電源為5V,300毫瓦的功率消耗。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔