跳到主要內容

臺灣博碩士論文加值系統

(44.222.104.206) 您好!臺灣時間:2024/05/25 23:15
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:盧欣震
研究生(外文):LU, HSIN CHENG
論文名稱:低功率DLMS適應性FIR濾波器之超大型積體電路設計
論文名稱(外文):Low-Power VLSI Implementation of DLMS Adaptive FIR Filters
指導教授:王晉良
指導教授(外文):Wang, Jin-Liang
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1996
畢業學年度:84
語文別:英文
論文頁數:44
中文關鍵詞:低功率適應性濾波器超大型積體電路電機工程
外文關鍵詞:Low-PowerVLSIDLMSELECTRICAL-ENGINEERING
相關次數:
  • 被引用被引用:0
  • 點閱點閱:155
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在本論文中, 我們提出了一個管線化的數元串行之超大型積體電路架構
,來實現一個採用延遲式 LMS (DLMS)演算法的 N 階適應性 FIR 濾波器
。 這個架構採用了心脈式陣列來執行濾波和調整係數的運算,以及一個
記憶裝置來安排輸入資料流程, 因此它不僅擁有低功率的特性,同時也
適合單晶片之超大型積體電路的製作。 這個系統有著百分之百的效率,
並且有著每個輸入週期就得到一個輸出結果的生產率。 而且這個所提的
方法在調整濾波器係數時所使用的延遲很小, 因此只要適當地選取步級
大小,我們可以確保 DLMS 演算法能夠有不錯的收斂性能。 跟以前所提
出的數元串行方法比較起來,我們所提的方法同時降低了所需的晶片面積
和功率消耗。採用 LMS 演算法的適應性 FIR 濾波器已經廣泛應用於通
訊和信號處理的領域當中。 然而,在這類的系統中,其預估誤差信號必
須回授到 FIR濾波器的各級去更改係數,因此造成延遲問題。 在最近發
表的文獻中,提出可以延遲式 LMS 演算法來解決上述問題。到目前為止
,已經有一些架構提出來實現採用延遲式 LMS (DLMS) 演算法的 N 階適
應性 FIR 濾波器,包括數元並行、數元串行、數位組串行等方法。 一般
說來,數位並行的方法存在著兩個主要的問題。 首先,這類的系統比較
複雜,因此並不容易製作成單晶片。 其次,調整濾波器係數時所使用的
延遲比較大,因此可能使得系統的收斂特性不佳。 相對來說,數元串行
的方法所使用的延遲較小而且硬體複雜度也較低, 只是生產率較低,而
數位組串行的方法就是一個擇衷的方案。 在本論文中,我們採用了兩個
方法來達成低功率的設計。首先, 我們採用心脈式陣列的架構,利用管
線化和平行處理的技術來提升生產率,間接地達到低功率的要求。 另外
,我們採用一個記憶體的架構以取代移位暫存器來得到所需要的輸入資料
流程, 如此一來很多的資料移位可以被避免,而且所消耗的功率能夠顯
著地降低。
In this thesis, we present a pipelined bit-serial VLSI
architecture for realizing an N-tap adaptive FIR filter using
the delayed least mean square (DLMS) algorithm. The
architecture consists of bit-serial systolic arrays
for performing filtering/adaptation operations and a memory
scheme for arranging input data flow. It possesses low-power
characteristics and is suitable for single-chip VLSI
implementation. The efficiency of the system is 100 percent
and the throughput is one filter output per 2B cycles, where
B is the word length of input data. Moreover, the
proposed approach uses a small delay in the filter
coefficient adaptation, and this ensures that the DLMS
algorithm can have good performance under proper selection
of the step size. As compared to a related bit-serial
approach described previously, the proposed one has reduction
in both chip area and power consumption.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊