跳到主要內容

臺灣博碩士論文加值系統

(44.221.66.130) 您好!臺灣時間:2024/06/20 23:43
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:呂建文
研究生(外文):Ru, Jiann-Wen
論文名稱:積體電路金屬連接線寄生效應之研討
論文名稱(外文):A Study of the Parasitic Effect of Integrated Circuit Interconnection
指導教授:王是琦
指導教授(外文):Shyh-Chyi Wong
學位類別:碩士
校院名稱:逢甲大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1997
畢業學年度:85
語文別:中文
論文頁數:129
中文關鍵詞:串音雜訊佈局參數萃取軟體特性尺寸
外文關鍵詞:CrosstalkLPEFeature Size
相關次數:
  • 被引用被引用:0
  • 點閱點閱:182
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
金屬連接線在製程微小化中扮演極重要的角色,包括了兩方面.在電
性方面上為連接線電阻-電容延遲及同層之平行線間的串音雜訊(
Crosstalk),而在製程方面為金屬連接線電子遷移現象.在早期積體電路製
程中,積體電路整體效能乃由元件延遲主導,上述之連接線效應可忽略,而
近年之特殊應用積體電路使用大量金屬連接線,因而使此連接線效應日趨
嚴重.此外, 連接線效應隨著設計尺寸之縮小及晶片面積之增加而增大,但
相對而言,元件特性尺寸(Feature size)卻隨著製程進步而縮小,導致元件
延遲日漸減小,由於微小化製程所製作之積體電路連接線電阻-電容延遲將
主導積體電路效能,其重要性遠高於元件延遲. 為求連接線電
阻-電容延遲之極小化,一精確之連接線效應分析是必要 的.由於連接線電
阻-電容延遲由金屬連接線電容主導,因此此探討將把金屬連接線電容解析
模型與實驗數據作比對,此實驗數據分為兩方面,一由HP4192阻抗分析儀之
交流量測所得,另一由以電荷為基礎之電容量測方法(CBCM)所得,此方法為
以直流方式來測量連接線電容,經由此比對以建立二元與三元電容解析模
型(Analytical model)之正確性.此外 ,為使連接線效應可在積體電路模
擬階段便可預知,此電容模型並建立於佈局參數萃取軟體內,以便於在設計
階段中的電路佈局內計算連接線電容,進而達成增進線路速度的目的.與現
存之萃取方法相比較,本電容模型可萃取出完整而精確的佈局電容,對線路
設計有極大效益.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top