(3.235.25.169) 您好!臺灣時間:2021/04/18 05:13
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:林恭生
研究生(外文):Lin, Gong-Sheng
論文名稱:適用於H.263之移動估計器設計
論文名稱(外文):Motion estimator design for H.263
指導教授:陳良基陳良基引用關係
指導教授(外文):Liagn-Gee Chen
學位類別:碩士
校院名稱:國立臺灣大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1997
畢業學年度:85
語文別:中文
論文頁數:125
中文關鍵詞:移動估計器一維線性陣列架構增進預測模式半整數精確度處理單元
外文關鍵詞:ITU-T H.263advanced modehalf-pixelAP modePB-rame mode1-D linear array
相關次數:
  • 被引用被引用:0
  • 點閱點閱:171
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在這篇論文中,我們提出了一個符合H.263標準的移動估計器架構。這個
架構在輸出率( throughput )上可以達到H.263標準中所提QCIF畫面大小
,每秒30張畫面以及搜尋區域範圍為-16.5 ~ +15.5即時的要求。由於
H.263在輸出率( throughput )上的即時要求並不高,為了符合低硬體成
本的目標,我們採用了一維線性陣列架構來完成設計,處理單元的個數
為32個。在整個設計的架構中,我們一方面加入了H.263標準中的增進預
測模式( Advanced Prediction mode, AP mode )以及P-B畫面模式( PB-
Frame mode ),一方面也達到了半整數精確度的要求。為了符合低硬體成
本,高硬體使用率的目標,我們將H.263標準中的增進模式以及一般的整
數精確度陣列架構一起在整數精確度單元( IU )中完成,使整體的硬體成
本降至最低。在AP模式的考慮上,我們設計出可同時算出五個移動向量的
整數精確度單元而且也可以操作在P-B畫面模式中所需的區塊比對。而半
整數精確度單元( HU )方面,我們亦將傳統的八個處理單元陣列降至一個
並改良interpolation unit架構,使半整數精確度單元( HU )的硬體成本
可以隨之降低。我們採用cell-base設計流程並使用CMOS SPDM 0.6mm 製
程。整個晶片經由Dracula驗證DRC/ERC/LVS無誤,且由Timemill /
Powermill驗證功能。而測試電路則由FPGA波形驗證和Verilog模擬的結果
相同。整個晶片速度可達62.5MHz。全晶片所消耗之功率在操作頻率為50
MHz時為594.64mW。

In this thesis, we propose a low hardware cost motion estimator
for ITU-T Recomm-comm-endation H.263 standard. The advanced
modes of H.263 and the half-pixel precision of motion estimation
are considered in this architecture. As the required throughput
of the motion estimator for H.263 is not very high, we adopted
linear array to implement the low hardware cost, high hardware
utilization architecture. The half-pixel precision requirement
of H.263, compared with H.261 standard, is included in this
architecture. The advanced modes of the standard: Advanced
Prediction mode and PB-frame mode are also included in the
proposed architecture. This architecture of H.263 performs the
motion estimation of the macroblock and 8’8 blocks concurrently
and this satisfies the requirement of the AP mode. The PB-frame
mode supplies the bit rate reduction scheme in the H.263. We
implement the motion estimation of the B-picture with the same
PE array architecture. The whole chip includes two main part:
IU, which performs the integer-pixel precision motion estimation
and HU, which produces the half-pixel precision block matching
of the candidate blocks. In the IU, normal FSBM, AP mode and PB-
frame mode are performed by the same PE array architecture and
the total hardware cost is reduced to minimum. On the other
hand, We propose the single PE architecture to perform the half-
pixel precision motion estimation. The modified interpolation
unit is also proposed to satisfy the PE architecture.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔