(3.227.235.183) 您好!臺灣時間:2021/04/17 10:25
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:鄭為全
研究生(外文):Jan, Wei-Chan
論文名稱:全數位鎖相迴路之分析與設計
論文名稱(外文):Analysis and Design of the All-Digital Phase-Locked Loop
指導教授:劉深淵
指導教授(外文):Liu Shen-Iuan
學位類別:碩士
校院名稱:國立臺灣大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1997
畢業學年度:85
語文別:中文
論文頁數:66
中文關鍵詞:鎖相迴路鎖定時間數位式控制振盪器
外文關鍵詞:Phase-Locked LoopLock timeDigital-Controlled Oscillator
相關次數:
  • 被引用被引用:1
  • 點閱點閱:226
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
近來鎖相迴路在電腦及通訊的應用日益廣泛,以鎖相迴路為基礎的電
路只需一個參考頻率,便能藉由可程式控制鎖相迴路的輸出頻率,滿足各
種工作頻率的需求。一方面,傳統的鎖相迴路使是必須利用R及C組成的低
通濾波器濾掉前級充電幫浦輸出的高頻訊號,然而R及C在積體電路中是最
不易控制其精確值的,因此我們針對前述的問題,設計了一個全數位鎖相
迴路(All-Digital Phase-Locked Loop,簡稱ADPLL),完全不須類比式低
通濾波器及充電幫浦,可以產生8MHz至150MHz的輸出頻率,量測結果之
jitter在80MHz時約為150ps。另一方面,藉由數位邏輯的運算及訊號控制
,完全異於傳統PLL的演算架構,ADPLL的鎖定時間遠短於傳統PLL,量測
的結果以10bit DCO合成的ADPLL在輸入30MHz頻率的訊號,鎖定時間約為1
us。
Recently, phase-locked loop (PLL) has been widely used in the
fields ofcomputers and communications. A PLL-based circuit can
synchronize an outputsignal whose frequency is adjustable to
satisfy the specification requirementswith a reference clock in
frequency as well as in phase. In the traditional PLL, a low-
pass filter (LPF) consisting of resistors andcapacitors is
utilized to get rid of the high frequency signal generated by
itscharge-pump circuit. However, resistors and capacitors in the
integrated circuits have great variation in their physical
values. Hence, an all-digital phase-locked loop (ADPLL) scheme
is proposed and designed to conquer the mentioned drawbacks of
the traditional PLL. The charge-pump circuit as well as LPF is
not necessary in the ADPLL. Moreover, the digital nature of the
ADPLL makes it possible to achieve very fast lock time
ascompared to the traditional PLL. This paper reports the
design of an ADPLL-based programmable clock generatorthat has
been implemented with integrated circuits. This ADPLL circuit
has a wide output frequency range over 8MHz to 150MHz.
Experimental results showthat its output signal jitter is less
than 150ps at 80MHz, with lock time lessthan 1us at its
reference clock of 30MHz.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔