(3.230.173.249) 您好!臺灣時間:2021/04/18 06:48
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:林勇達
研究生(外文):Lin, Yung-Ta
論文名稱:帶通三角積分調變器之設計與模擬
論文名稱(外文):Design and simulation of bandpass delta sigma modulator
指導教授:馮武雄馮武雄引用關係
指導教授(外文):Wu-Shiung Feng
學位類別:碩士
校院名稱:國立臺灣大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1997
畢業學年度:85
語文別:中文
論文頁數:88
中文關鍵詞:調變器超取樣三角積分
外文關鍵詞:ModulatorOversamplingDelta-Sigma
相關次數:
  • 被引用被引用:0
  • 點閱點閱:206
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:1
本論文主要著重於帶通三角積分調變器(Bandpass Delta Sigma
Modulator)之設計與模擬。相對於低通三角積分調變器而言,帶通三角
積分調變器較適用於頻率較高而頻寬小的信號處理。在此我們亦介紹了設
計三角積分調變器之設計流程,首先是對轉移函數 (Transfer
Function)的討論。之前的研究顯示轉移函數會對調變器的信號雜訊比產
生影響,我們利用MATLAB的模擬來說明其效應。在模擬整個調變器時,我
們先用SWITCAP2模擬整個架構,接著再用HSPICE模擬各個基本元件的特性
,並以HSPICE模擬最後結果。在此我們設計並模擬一新的雙位元四階帶通
三角積分調變器(Two-Bit Fourth-Order Delta Sigma Modulator)。
雖有許多種架構可用來組成帶通調變器,在此我們採用雙延遲迴圈振盪器
(Two-Delay Loop Resonator)之架構,並以時間多工之積分器
(Time-Multiplexed Integrator)來組成雙延遲振盪器,以達到節省一
半放大器(OP AMP)數目之功用。同相(In-phase)與正交(
Quadrature)分枝之積分器增益與各自之電容無關。又多位元的回授數位
類比轉換器(Multibit feedback DAC)輸出電壓之誤差會導致調變器之
表現嚴重惡化,我們利用個別位階平均(Individual LevelAveraging)
的方法來降低其影響並以SWITCAP2模擬其結果。在通過了SWITCAP2與
HSPICE的模擬之後,我們將整個調變器設計在一顆晶片上而完成調變器之
設計與模擬。

This thesis focuses on the design of bandpass delta sigma
modulator. A design flow of the delta sigma modulator is
introduced. Some researches show that the transfer function
has effects on the modulator performance. We present the
effects by MATLAB simulation. The two-bit fourth-order bandpass
delta sigma modulator is first simulated by SWITCAP2 and
completes its design by HSPICE simulation. A new bandpass
modulator based on the two-delay loop resonator is designed.
The two-delay loop resonator is implemented by time-
multiplexed integrators. Half of numbers of OP amps, ratio
independent in-phase and quadrature branches are achieved in our
modulator.For a two-bits quantizer and a two-bit feedback DAC,
some other problems appear. The errors of the DAC level has
tremendous degradation on the modulator, and effects of the DAC
errors are simulated by SWITCAP2 simulator. To eliminate effects
of the DAC errors, some approaches are introduced, and
individual level averaging approach is chosen. A DAC with
individual level averaging is proposed. The improvement of SNR
by applying individual level averaging approach is also shown
by SWITCAP2 simulator. Simulations of the two-bit fourth-order
bandpass delta sigma modulator complete with the HSPICE
simulation. The design ends by implementing the modulator in a
single chip to be fabricated.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔