(3.230.143.40) 您好!臺灣時間:2021/04/23 17:07
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:張華享
研究生(外文):Chang, Hwa-Hsiang
論文名稱:加權式中間值濾波器/排序網路設計與製作
論文名稱(外文):The design and implementation of a weighted median filter/sorting network
指導教授:林銘波林銘波引用關係
指導教授(外文):Lin Ming-Bo
學位類別:碩士
校院名稱:國立台灣工業技術學院
系所名稱:電子工程技術研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1997
畢業學年度:85
語文別:中文
論文頁數:47
中文關鍵詞:加權式中間值濾波器排序網路中間值濾波器
外文關鍵詞:Weighted Median Filtersorting networkMedian Filter
相關次數:
  • 被引用被引用:0
  • 點閱點閱:392
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
由於加權式中間值濾波器(Weighted Median Filter)經常用來除去影像信
號的穗狀花雜訊或脈衝雜訊,同時也能保存邊緣的資料。因此,在本論文
中我們以元件庫的設計方式,設計與製作一個16輸入的加權式中間值濾波
器。本論文中加權式中間值濾波器,主要以Bitonic Sorting 演算法為基
礎,再配合一個加權處理電路而完成。經實作模擬後只要l+m+17個時脈即
可產生一個中間值,其中l為任意字長,m為中間值的位置(1<=m<=16)。此
外,本電路也可以當作一個16個n-位元輸入字串的排序網路使用。當作排
序網路時,只需12個時脈即可得知排序好的結果。再者,本電路也可多個
串接使用,以形成一個較多輸入的加權式中間值濾波器/排序網路。最後
,整個晶片是使用COMPASS 0.6um 標準元件庫(Standard Cell Library)
和TSMC 0.6 um CMOS SPDM製程來實作。晶片面積為4193um*3733um、功率
消耗為896 mW(工作在頻率在55.56 MHz) 。

The weighted median filter is usually used to remove spike
noises and impulsive noises of image signal but, at same time,
preserves the edge information. Hence, in this thesis, we design
a 16-input weighted median filter with the cell-based approach.
The main idea of the weighted median filter designed in the
thesis is based on Bitonic sorting network. In addition, a
special circuit is used to complete the weight processing
operations. The resulting system shows that a median can be
generated in l+m+17 clocks, where l is the word length and m(1<=
m<=16) is the median position. In addition, the circuit can be
used as a 16 l-bit serial data input sorting network. When using
as a sorting network, it only needs 12 clocks to generate the
sorted results. Furthermore, the circuit is also cascadable.
That is, many chips can be cascaded to form a larger fan-in
weighted median filter/sorting network.Finally, the chip is
realized with the COMPASS 0.6um standard cell library and TSMC
0.6um CMOS SPDM technology. The chip occupies 4193um*3733um and
dissipates 896 mW at clock rate of 55.56 MHz.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔