本文的目的在選擇DMOS 元件的設計空間去決定設計參數之值以達到最佳
化之導通電阻 Ron和崩潰電壓VBR。我們提出一套使用表面回應及最佳化
方法分析DMOS 元件特性的模擬環境。

近年來隨著高功率元件需求日益增加。而原本被用作高功率元件的雙載子
功率元件已逐漸被其它元件替代， 其中 DMOSFET 便是被廣泛運用的其中
之一。崩潰電壓-Vbr 導通電阻-Ron 是 DMOS兩個重要的元件參數，其影
響到元件的消耗功率及能容忍的最大電壓。但這兩個參數相互之間有一定
的影響程度， 所以對崩潰電壓及導通電阻的要求不能兩全其美。本文將
對DMOS元件的設計參數和導通電阻及崩潰電壓相互間之關係作一討論及提
出最佳化的方式。