(3.237.97.64) 您好!臺灣時間:2021/03/05 03:55
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:李國晏
研究生(外文):Lee, Gwo Yann
論文名稱:表面回應方法在功率雙擴散金氧半導體元件最佳化之設計
論文名稱(外文):Optimum Design of Power DMOS Devices Using Response Surface Methods
指導教授:王啟林
指導教授(外文):Chi-Lin Wang
學位類別:碩士
校院名稱:逢甲大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:86
語文別:中文
中文關鍵詞:高功率場效電晶體導通電阻崩潰電壓表面回應方法實驗設計
外文關鍵詞:high powerMOSFETDMOSon resistancebreakdown voltageRSM
相關次數:
  • 被引用被引用:0
  • 點閱點閱:112
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本文的目的在選擇DMOS 元件的設計空間去決定設計參數之值以達到最佳
化之導通電阻 Ron和崩潰電壓VBR。我們提出一套使用表面回應及最佳化
方法分析DMOS 元件特性的模擬環境。

近年來隨著高功率元件需求日益增加。而原本被用作高功率元件的雙載子
功率元件已逐漸被其它元件替代, 其中 DMOSFET 便是被廣泛運用的其中
之一。崩潰電壓-Vbr 導通電阻-Ron 是 DMOS兩個重要的元件參數,其影
響到元件的消耗功率及能容忍的最大電壓。但這兩個參數相互之間有一定
的影響程度, 所以對崩潰電壓及導通電阻的要求不能兩全其美。本文將
對DMOS元件的設計參數和導通電阻及崩潰電壓相互間之關係作一討論及提
出最佳化的方式。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔